[논문 리뷰] Fault-Tolerant One-Bit Addition with the Smallest Interesting Colour Code

Yang Wang, Selwyn Simsek외 10명|arXiv (Cornell University)|2023. 09. 18.

Quantum Computing Algorithms and Architecture참고 문헌 16인용 수 5

한 줄 요약

이 논문은 Quantinuum H1-1 양자 컴퓨터에서 [[8,3,2]] 컬러 코드를 사용하여 고장 내성적인 1비트 덧셈을 수행하며, 횡단(non-Clifford) 게이트와 저비용 상태 준비를 활용하여 오류가 발생하기 쉬운 두 큼지 큐비트 게이트를 36개로 줄였다. 이는 약 1.1×10⁻³의 논리적 오류율을 달성하였으며, 인코딩되지 않은 회로의 약 9.5×10⁻³보다 크게 낮아, 최소한의 오버헤드로 고장 내성 계산에 도달할 수 있는 실용적인 길을 보여준다.

ABSTRACT

Fault-tolerant operations based on stabilizer codes are the state of the art in suppressing error rates in quantum computations. Most such codes do not permit a straightforward implementation of non-Clifford logical operations, which are necessary to define a universal gate set. As a result, implementations of these operations must either use error-correcting codes with more complicated error correction procedures or gate teleportation and magic states, which are prepared at the logical level, increasing overhead to a degree that precludes near-term implementation. In this work, we implement a small quantum algorithm, one-qubit addition, fault-tolerantly on the Quantinuum H1-1 quantum computer, using the [[8,3,2]] colour code. By removing unnecessary error-correction circuits and using low-overhead techniques for fault-tolerant preparation and measurement, we reduce the number of error-prone two-qubit gates and measurements to 36. We observe arithmetic errors with a rate of $\sim 1.1 imes 10^{-3}$ for the fault-tolerant circuit and $\sim 9.5 imes 10^{-3}$ for the unencoded circuit.

연구 동기 및 목표

• 근접한 양자 하드웨어에서 최소한의 오버헤드로 고장 내성적 양자 알고리즘을 구현하기 위해.
• 표면 코드나 마법 상태 분배 기반 전통적 고장 내성 프로토콜의 높은 오버헤드 문제를 해결하기 위해.
• 소규모 컬러 코드에서 횡단(non-Clifford) 게이트가 효율적인 고장 내성 계산을 가능하게 할 수 있는지 보여주기 위해.
• 불필요한 오류 수정 기구를 생략하고 후행 선택(post-selection) 및 저비용 상태 준비를 통해 논리적 오류율을 낮추기 위해.

제안 방법

• 세 개의 논리 큐비트를 인코딩하기 위해 [[8,3,2]] 컬러 코드를 사용하여 논리적 Toffoli(CCZ) 게이트의 횡단 구현을 가능하게 한다.
• 논리 큐비트의 순서 교환과 단일 큐비트 회전을 통해 고장 내성적 클리포드 연산을 구현한다.
• 초기에는 고장 내성적이지 않은 상태 준비를 사용한 후, 최소한의 CNOT 오버헤드를 갖는 플래그 기반 심플렉스 측정을 수행한다.
• 고장 내성적 연산 간에 오류 수정을 생략하여 회로 깊이와 오류가 발생하기 쉬운 게이트 수를 줄인다.
• 오류 전파를 억제하기 위해 논리적 상태 준비 및 측정 시 후행 선택을 적용한다. 이는 전체 오류 수정이 필요로 하지 않는다.
• Quantinuum H1-1 하드웨어에서 효율적으로 구현할 수 있도록 CNOT 수를 최소화하고, 컴act한 큐비트 레이아웃을 설계한다.

Figure 12: Teleportation-based logical circuit for performing two Hadamard gates simultaneously. Operations in dashed boxes can be implemented using fault-tolerant subcircuits.

실험 결과

연구 질문

• RQ1 소규모 컬러 코드를 사용하여 최소한의 오버헤드로 고장 내성 양자 계산을 달성할 수 있는가?
• RQ2 고장 내성적 연산 간에 오류 수정 기구를 생략할 경우 논리적 오류율에 어떤 영향을 미치는가?
• RQ3 후행 선택과 횡단(non-Clifford) 게이트를 통해 근접한 장치에서 마법 상태 분배의 필요성을 줄일 수 있는가?
• RQ4 저비용 상태 준비 및 측정이 소규모 논리 코드에서 논리적 오류율에 어떤 영향을 미치는가?
• RQ5 전체 간 연결성과 컴act한 레이아웃이 고장 내성 프로토콜의 가짜 임계값(pseudothreshold)에 영향을 미칠 수 있는가?

주요 결과

• 고장 내성적 1비트 덧셈 회로는 약 1.1×10⁻³의 논리적 오류율을 달성하였으며, 인코딩되지 않은 회로의 9.5×10⁻³보다 크게 향상되었다.
• 이 구현은 오직 36개의 두 큼지 큐비트 게이트만을 요구하여 오류가 발생하기 쉬운 연산을 최소화하고 회로 깊이를 줄였다.
• 횡단 CCZ 게이트의 사용으로 마법 상태 분배가 필요로 하지 않게 되어 표면 코드 접근 방식보다 오버헤드가 줄었다.
• 상태 준비 및 측정 시 후행 선택을 통해 오류 전파가 억제되었으며, 조건부 수락으로 인한 약 10%의 오버헤드가 있었다.
• 연산 간 오류 수정 기구를 생략해도 고장 내성성이 유지되었으며, 이는 이러한 기구가 항상 임계 행동을 위해 필수적인 것은 아님을 시사한다.
• 이 프로토콜은 고정밀 이동과 단일 큐비트 게이트에 의존하여 전형적인 오류 프로파일을 뒤집었으며, 가장 오류가 발생하기 쉬운 게이트(CNOT, CCZ)가 고장 내성적으로 구현되었다.

Figure 13: Physical circuit corresponding to Fig. 12 , with fault-tolerant subcircuits in dashed boxes.