[논문 리뷰] FERS-5200: a distributed Front-End Readout System for multidetector arrays

M. Venaruzzo, Andrea Abba외 2명|arXiv (Cornell University)|2020. 10. 29.

Advanced Semiconductor Detectors and Materials인용 수 4

한 줄 요약

FERS-5200는 광학적 TDlink를 사용하여 최대 128개의 FERS 장치를 사다리식 연결하여 동기화된 데이터 수집, 저지터 타이밍, 다양한 검출기 유형을 위한 교환 가능한 ASIC 기반 프론트엔드를 지원하는 확장 가능한 분산형 프론트엔드 읽기 플랫폼입니다. A5202 카드는 CITIROC-1A ASIC 기반으로 구현되어 고감도 모드에서 1% 미만의 ADC 비선형성과 단일 광전자 감도를 달성하여 핵물리학 및 입자물리학 실험에서 고정밀 스펙트로스코피 및 타이밍 측정을 가능하게 합니다.

ABSTRACT

The FERS-5200 is the new CAEN Front-End Readout System for large detector arrays. It consists in a compact, distributed and easy-deployable solution integrating front-end based on ASICs, A/D conversion, data processing, synchronization and readout. Using the appropriate Front-End the solution perfectly fits a wide range of detectors such as SiPMs, multianode PMTs, GEMs, Silicon Strip detectors, Wire Chambers, Gas Tubes, etc. The first member of the FERS family is the unit A5202, a 64 channel readout card for SiPMs, based on the CITIROC ASIC by Weeroc SaS. The Concentrator board DT5215 can manage the readout of up to 128 cards at once, that is 8192 readout channels in case of the A5202.

연구 동기 및 목표

• 핵물리학 및 입자물리학 실험에서 대규모 검출기 어레이를 위한 확장 가능하고 비용 효율적이며 저지터 읽기 시스템의 증가하는 수요를 충족시키기 위해.
• SiPM, MA-PMT, GEM, 실리콘 스트립 검출기 등 다양한 검출기 유형을 교환 가능한 ASIC 기반 프론트엔드를 통해 지원하는 모듈식 프론트엔드 플랫폼을 개발하기 위해.
• 통합된 하드웨어 및 데이터 수집(DAQ) 아키텍처를 통해 소규모 평가 시스템에서 대규모 설치로의 원활한 전환을 가능하게 하기 위해.
• 광학적 TDlink 통신을 통해 수천 개 채널에서 고채널 밀도, 저전력 소비, 정밀한 동기화를 실현하기 위해.
• ADC 및 ToT 비선형성의 정량적 특성 분석을 통해 시스템 성능를 검증하고, 단일 광전자 감도를 입증하기 위해.

제안 방법

• FERS-5200 플랫폼는 각 FERS 유닛이 ASIC 기반 프론트엔드, ADC, TDC, FPGA, 광학 I/O를 내장한 소형 64채널 카드로 구성된 분산 아키텍처를 사용하며, 독립 작동 또는 네트워크 기반 사다리식 연결이 가능합니다.
• 고속 6.25 Gbit/s 광학적 TDlink 프로토콜은 사다리식 연결에서 최대 16개의 FERS 유닛을 동기화하며, 시계, 제어 명령어, 트리거 및 데이터를 전송하며, 읽기 대역폭이 100 MB/s를 초과합니다.
• 집중기 보드 DT5215는 8개의 TDlink를 통해 최대 128개의 FERS 카드를 관리하여, 1/10 GbE 또는 USB 3.0을 통한 중앙집중식 제어 및 데이터 수집이 가능한 확장 가능한 FERSnet 아키텍처를 제공합니다.
• A5202 카드는 SiPM 읽기용으로 CITIROC-1A ASIC를 사용하며, 프로그래밍 가능한 가변 감도 전압증폭기(저감도/고감도), 빠른 및 느린 디텍터, 시간-과잉 측정(ToT) 기능이 있는 12비트 플래시 ADC를 포함합니다.
• 공유 기준 시계와 TDlink 기반 자동 동기화 절차를 통해 최소한의 지터와 결정적인 타이밍을 확보하여 다중 채널 응용에 적합합니다.
• 전하 주입 테스트와 SiPM의 LED 자극을 통한 측정을 통해 ADC 및 ToT 비선형성을 선형 회귀 분석 및 광전자 단위의 RMS 변동으로 분석합니다.

실험 결과

연구 질문

• RQ1 분산형 프론트엔드 읽기 시스템은 저감도 및 고감도 모드에서 넓은 동적 범위에서 1% 이내의 ADC 비선형성을 달성할 수 있는가?
• RQ2 A5202 카드의 CITIROC-1A ASIC를 사용할 때 고감도 모드에서의 에너지 해상도와 단일 광전자 감도는 얼마인가?
• RQ3 TDlink 프로토콜은 최대 128개의 FERS 유닛이 포함된 확장 가능한 네트워크에서 신뢰성 있고 저지터 동기화 및 데이터 전송을 어떻게 실현하는가?
• RQ4 FERS-5200 플랫폼는 교환 가능한 프론트엔드 ASIC 또는 하이브리드 구성으로 다양한 검출기 유형을 얼마나 잘 지원할 수 있는가?
• RQ5 저감도 모드에서 시간-과잉 측정(ToT)의 비선형성은 얼마이며, ADC 응답과 비교해 볼 때 어떠한가?

주요 결과

• A5202 카드의 ADC 비선형성은 저감도 및 고감도 모드에서 모두 0.5%에서 1.5% 범위 내에 있으며, 저감도 모드에서 선형 회귀의 RMS는 6.8 p.e., 고감도 모드에서는 0.34 p.e.입니다.
• 저감도 모드에서의 ToT 비선형성은 10% 이내이며, 선형 회귀의 RMS는 47.2 p.e.로, 시간 측정 및 전하 측정에 대해 중간 수준의 에너지 해상도를 나타냅니다.
• 고감도 모드에서 단일 광전자 감도가 확보되었으며, ADC의 측정 RMS가 0.34 p.e.로 나타나 단일 p.e. 수준에서 1% 이내의 비선형성을 입증했습니다.
• TDlink 프로토콜은 100 MB/s를 초과하는 읽기 대역폭을 지원하며, 각 링크당 최대 16개의 FERS 유닛을 사다리식 연결할 수 있으며, DT5215 집중기 보드는 단일 네트워크에서 최대 128개 카드(8,192채널)를 지원합니다.
• 다수의 유닛 간 안정적인 동기화를 달성하였으며, 고우선순위 제어 패킷으로 인해 자동 동기화 절차에서 소수의 예측 불가능한 지연만 발생합니다.
• 동일한 DAQ 및 하드웨어 아키텍처를 모든 구성에서 동일하게 유지함으로써 소규모 평가에서 대규모 설치로의 원활한 전환을 가능하게 하였습니다.