[논문 리뷰] High Speed Multiple Valued Logic Full Adder Using Carbon Nano Tube Field Effect Transistor

A.N. Moulai Khatir, Shaghayegh Abdolahzadegan외 1명|arXiv (Cornell University)|2011. 04. 02.

Advancements in Semiconductor Devices and Circuit Design참고 문헌 11인용 수 6

한 줄 요약

이 논문은 고속 다가치 논리(MVL) 전가산기 설계를 위해 탄소 나노튜브 필드효과 트랜지스터(CNFET)를 사용하며, 성능 향상을 위해 14개의 트랜지스터와 3개의 커패시터를 구현한다. 이 설계는 기존 대비 0.65V 및 0.9V에서 더 낮은 전력 소비와 전력 지연 곱(PDP)을 달성하여 산술 회로에서 향상된 에너지 효율성과 속도를 입증한다.

ABSTRACT

High speed Full-Adder (FA) module is a critical element in designing high performance arithmetic circuits. In this paper, we propose a new high speed multiple-valued logic FA module. The proposed FA is constructed by 14 transistors and 3 capacitors, using carbon nano-tube field effect transistor (CNFET) technology. Furthermore, our proposed technique has been examined in different voltages (i.e., 0.65v and 0.9v). The observed results reveal power consumption and power delay product (PDP) improvements compared to existing FA counterparts

연구 동기 및 목표

• 신뢰할 수 있는 CNFET 기술을 활용하여 고성능 산술 회로를 위한 고속 전가산기를 설계하기 위해.
• 다중가치 논리(MVL) 회로에서 전력 소비와 전력 지연 곱(PDP)을 줄임으로써 에너지 효율성을 향상시키기 위해.
• 다른 공급 전압(0.65V 및 0.9V)에서 제안된 MVL 전가산기의 성능을 평가하기 위해.
• 기존 CMOS 기반 전가산기 대비 CNFET 기반 MVL 논리의 실현 가능성과 이점들을 입증하기 위해.

제안 방법

• 제안된 전가산기는 다가치 논리 연산을 지원하기 위해 14개의 CNFET과 3개의 커패시터를 사용하여 구현된다.
• 탄소 나노튜브 필드효과 트랜지스터(CNFET)의 뛰어난 전기적 특성, 예를 들어 고전자 이동도와 낮은 누설 전류를 활용한다.
• 성능 상호 관계를 평가하기 위해 두 가지 공급 전압(0.65V 및 0.9V)에서 회로를 시뮬레이션하고 분석한다.
• 기존 전가산기 설계와의 비교를 위한 핵심 성능 지표로 전력 소비와 전력 지연 곱(PDP)을 사용한다.
• MVL 아키텍처는 신호선 당 더 높은 데이터 밀도를 가능하게 하여 필요한 인터커넥션 수를 줄이고 속도를 향상시킨다.
• 커패시터의 사용은 다가치 논리 상태에서 신호 유지 및 전압 수준 안정화를 지원한다.

실험 결과

연구 질문

• RQ1 저공급 전압 조건에서 제안된 CNFET 기반 MVL 전가산기는 기존 전가산기 대비 전력 소비 측면에서 어떻게 비교되는가?
• RQ2 작동 전압(0.65V 대비 0.9V)이 제안된 MVL 전가산기의 전력 지연 곱(PDP)에 어떤 영향을 미치는가?
• RQ3 CNFET 기반 MVL 논리는 기존 CMOS 기반 전가산기보다 더 뛰어난 에너지 효율성을 달성할 수 있는가?
• RQ4 제안된 전가산기 설계에서 커패시터는 다가치 논리 수준을 안정화시키는 데 어떤 역할을 하는가?
• RQ5 트랜지스터 수(14개 트랜지스터)는 제안된 MVL 전가산기의 면적과 지연 시간 간의 상호 관계에 어떻게 영향을 미치는가?

주요 결과

• 제안된 CNFET 기반 MVL 전가산기는 0.65V 및 0.9V 공급 전압 모두에서 기존 전가산기 설계 대비 더 낮은 전력 소비를 달성한다.
• 제안된 설계의 전력 지연 곱(PDP)은 뚜렷이 감소하여 더 뛰어난 에너지 효율성을 나타낸다.
• 0.65V 및 0.9V에서의 성능 평가 결과, 다양한 전압 수준에서 PDP와 전력 효율성 향상이 일관되게 확인된다.
• CNFET의 사용은 더 빠른 스위칭과 낮은 누설 전류를 가능하게 하여 전체적인 속도 향상과 에너지 효율성 향상에 기여한다.
• 3개의 커패시터 통합은 다가치 논리 상태에서의 신호 안정성을 향상시켜 신뢰성 있는 작동을 지원한다.
• 이 설계는 향후 나노스케일 컴퓨팅 시스템에서 고속·저전력 산술 논리 유닛을 구현하는 데 CNFET를 활용할 수 있음을 입증한다.