[논문 리뷰] MGSim - Simulation tools for multi-core processor architectures

Mike Lankamp, Raphaël Poss외 4명|arXiv (Cornell University)|2013. 02. 06.

Parallel Computing and Optimization Techniques참고 문헌 12인용 수 12

한 줄 요약

MGSim은 연구 및 교육을 목적으로 한 멀티코어 및 메니코어 프로세서 아키텍처를 위한 오픈소스 C++ 기반 이산사건 시뮬레이터입니다. 이는 구성 가능한 코어, 인터커넥트, 캐시, 메모리 및 I/O를 포함한 복잡한 片상 구성 요소의 풀시스템 에뮬레이션을 가능하게 하며, 구성 요소들이 FIFO 버퍼를 통해 동기화되는 프로세스 네트워크 추상화 방식을 사용하여 대규모에서 하드웨어/소프트웨어 상호작용 연구를 지원합니다.

ABSTRACT

MGSim is an open source discrete event simulator for on-chip hardware components, developed at the University of Amsterdam. It is intended to be a research and teaching vehicle to study the fine-grained hardware/software interactions on many-core and hardware multithreaded processors. It includes support for core models with different instruction sets, a configurable multi-core interconnect, multiple configurable cache and memory models, a dedicated I/O subsystem, and comprehensive monitoring and interaction facilities. The default model configuration shipped with MGSim implements Microgrids, a many-core architecture with hardware concurrency management. MGSim is furthermore written mostly in C++ and uses object classes to represent chip components. It is optimized for architecture models that can be described as process networks.

연구 동기 및 목표

• 다양한 코어 및 하드웨어 스레딩 프로세서에서 세밀한 하드웨어/소프트웨어 상호작용을 연구할 수 있도록 유연하고 오픈소스 시뮬레이션 프레임워크를 제공하는 것.
• 멀티프로세서 시스템온칩의 설계 공간 탐색 및 마이크로아키텍처 혁신 연구를 지원하는 것.
• 학부 및 대학원 수준의 컴퓨터 아키텍처, 병렬 프로그래밍, 운영체제 설계 교육 도구로 활용하는 것.
• 운영체제 및 애플리케이션을 포함한 소프트웨어 스택이 원활하게 통합된 풀시스템 에뮬레이션을 가능하게 하는 것.
• 시뮬레이션 중 내부 시스템 동작을 실시간으로 관찰할 수 있도록 체계적인 모니터링 및 인스트루멘테이션 기능을 제공하는 것.

제안 방법

• 시뮬레이터는 C++ 객체 지향 설계를 기반으로 한 이산사건, 다중 클럭, 컴포넌트 기반 프레임워크로 구현되어 片상 하드웨어 구성 요소를 모델링합니다.
• 코어, 캐시, 메모리, 인터커넥트, I/O 등의 구성 요소는 상호 간에 FIFO 버퍼를 통해만 통신하는 독립적 프로세스로 모델링되어 프로세스 네트워크 추상화를 구현합니다.
• 프레임워크는 다수의 지시어셋 아키텍처(ISAs), 구성 가능한 캐시 및 메모리 계층, 그리고 융통성 있는 다중코어 인터커넥트 토폴로지 지원을 제공합니다.
• 전용 I/O 서브시스템을 통해 풀시스템 에뮬레이션을 가능하게 하여 운영체제를 포함한 완전한 소프트웨어 스택이 시뮬레이션 플랫폼에서 실행되도록 합니다.
• 성능 모니터링은 성능 카운터(PerfCounters)를 통해 이루어지며, 고정된 메모리 매핑 주소에 하드웨어 성능 카운터 유사 데이터(예: 사이클 수, 지시어 수, 메모리 요청 수 등)를 노출합니다.
• 설정 및 분석을 위한 보조 도구는 파이썬으로 구현되어 워크플로우 자동화 및 모델 배포를 지원합니다.

실험 결과

연구 질문

• RQ1 어떻게 하드웨어 모델링의 세밀함과 멀티코어 아키텍처에서의 풀시스템 소프트웨어 에뮬레이션을 동시에 지원할 수 있는 시뮬레이션 프레임워크를 설계할 수 있는가?
• RQ2 수천 개의 구성 요소를 스케일러블하고 유지보수 용이하게 시뮬레이션하면서 정확한 하드웨어/소프트웨어 상호작용을 유지할 수 있는 아키텍처 모델링 패턴은 무엇인가?
• RQ3 어떻게 시뮬레이션 프레임워크가 프로세서 마이크로아키텍처 연구와 컴퓨터 아키텍처 수업의 교육적 용도를 동시에 지원할 수 있는가?
• RQ4 현재의 컴포넌트 기반 시뮬레이터는 순환 종속성 또는 상태 손상과 같은 모델링 오류를 자동으로 탐지하는 데에 어떤 한계를 지니는가?
• RQ5 장시간 실행되는 시뮬레이션에서 디버깅 효율성을 향상시키기 위해 시뮬레이션 프레임워크가 체크포인팅 및 상태 복원을 어느 정도 지원할 수 있는가?

주요 결과

• MGSim은 마이크로그리드 아키텍처를 포함한 멀티코어 플랫폼의 풀시스템 에뮬레이션을 성공적으로 지원하여 운영체제 및 애플리케이션의 종단 간 실행을 가능하게 했습니다.
• 기본 데스크톱 하드웨어에서도 수천 개의 구성 요소를 포함한 모델을 사용할 때도 100,000에서 1,000,000 사이클당 지시어 수(KIPS)의 성능을 달성했습니다.
• 다른 클럭 도메인 간 구성 요소 간 FIFO 기반 동기화를 통해 깔끔하고 死락이 없는 프로세스 네트워크 추상화를 실현하여 모델링 및 검증을 단순화했습니다.
• PerfCounter 메커니즘은 지시어 수, 사이클 수, 메모리 요청 수와 같은 시뮬레이션 메트릭을 소스 코드 수준에서 정밀하게 인스트루먼트할 수 있게 하여 정확한 성능 분석을 가능하게 했습니다.
• 다른 기능에도 불구하고 MGSim은 현재 구성 모델 내 순환 종속성에 대한 자동 탐지 기능이 없어 빈번히 모델링 오류를 유발하고 있습니다.
• 체크포인트/복원 기능의 부재로 장애 발생 후 전체 재실행이 불가피하여, 특히 I/O를 포함한 장시간 실행 시뮬레이션에서 디버깅 및 재현 가능성 측면에서 핵심적인 한계를 노출하고 있습니다.