[논문 리뷰] Modeling and simulation of multiprocessor systems MPSoC by SystemC/TLM2

Abdelhakim Alali, Ismail Assayad외 1명|arXiv (Cornell University)|2014. 08. 05.

Embedded Systems Design Techniques참고 문헌 15인용 수 8

한 줄 요약

이 논문은 마이크로블레이즈 프로세서, 메모리, 주변기기를 사용하여 다중프로세서 시스템온칩(MPSoC)을 모델링하고 시뮬레이션하기 위한 고수준의 SystemC/TLM-2.0 기반 방법론을 제시한다. 트랜잭션 레벨 모델링과 프로그래머의 시각 + 타이밍(PV+T)을 사용할 경우, 기존의 CABA 시뮬레이션과 거의 동일한 정밀도를 달성하면서도 훨씬 빠른 속도를 보이며, 이는 시스템 수준에서의 성능 평가를 효율적으로 가능하게 한다.

ABSTRACT

The current manufacturing technology allows the integration of a complex multiprocessor system on one piece of silicon (MPSoC for Multiprocessor System-on- Chip). One way to manage the growing complexity of these systems is to increase the level of abstraction and to address the system-level design. In this paper, we focus on the implementation in SystemC language with TLM (Transaction Level Model) to model an MPSOC platform. Our main contribution is to define a comprehensive, fast and accurate method for designing and evaluating performance for MPSoC systems. The studied MPSoC is composed of MicroBlaze microprocessors, memory, a timer, a VGA and an interrupt handler with two examples of software. This paper has two novel contributions: the first is to develop this MPSOC at CABA and TLM for ISS (Instruction Set Simulator), Native simulations and timed Programmer s View (PV+T); the second is to show that with PV+T simulations we can achieve timing fidelity with higher speeds than CABA simulations and have almost the same precision.

연구 동기 및 목표

• MPSoC 설계의 복잡성 증가에 대응하기 위해 고수준의 시스템 수준 모델링과 시뮬레이션을 가능하게 하기 위해.
• MPSoC 성능 설계 및 평가를 위한 종합적이고 빠르며 정확한 방법을 개발하기 위해.
• CABA 기반과 PV+T 기반 시뮬레이션 접근 방식 간의 타이밍 충실도와 시뮬레이션 속도를 비교하기 위해.
• 실제 하드웨어 구성 요소와 소프트웨어 워크로드를 사용하여 TLM-2.0와 PV+T의 조합이 MPSoC 플랫폼 모델링에 효과적인지 검증하기 위해.

제안 방법

• 트랜잭션 레벨 추상화를 위해 TLM-2.0를 사용하여 SystemC로 MPSoC 플랫폼을 모델링하기 위해.
• 마이크로블레이즈 프로세서, 메모리, 타이머, VGA, 인터럽트 핸들러를 포함한 완전한 MPSoC를 구현하기 위해.
• 비교 분석를 위해 CABA(Cycle-Accurate Baseline Architecture) 및 PV+T(Programmer's View with Timing) 시뮬레이션 모델을 모두 개발하기 위해.
• 시스템 행동 및 성능 평가를 위해 두 가지 소프트웨어 예제를 사용하여 다양한 시뮬레이션 모델 간의 성능을 평가하기 위해.
• 컴ponent 간의 고수준 추상화 수준에서 통신을 위해 SystemC의 TLM-2.0 인터페이스를 사용하기 위해.
• 정확도 확보를 위해 시뮬레이션 결과를 기대되는 기능적 및 타이밍 행동과 비교하여 검증하기 위해.

실험 결과

연구 질문

• RQ1 TLM-2.0 기반 모델링에 PV+T를 적용할 경우, CABA 시뮬레이션과 유사한 타이밍 충실도를 달성할 수 있는가?
• RQ2 정확도를 유지하면서 PV+T 시뮬레이션은 CABA 시뮬레이션에 비해 상당한 속도 우수성을 보일 수 있는가?
• RQ3 제안된 방법은 MPSoC 플랫폼의 시스템 수준 성능 평가에 얼마나 효과적인가?
• RQ4 MPSoC 모델링에서 PV+T와 CABA를 사용할 경우, 시뮬레이션 속도와 정밀도 사이의 상호 교환 관계는 어떠한가?

주요 결과

• PV+T 시뮬레이션은 CABA 시뮬레이션과 거의 동일한 정밀도를 확보하여 시스템 수준의 정확도를 검증하였다.
• PV+T 시뮬레이션은 CABA 시뮬레이션보다 상당히 더 빠른 속도를 보이며, 효율적인 성능 탐색을 가능하게 하였다.
• 제안된 방법은 실제 주변기기와 소프트웨어 워크로드를 포함한 포괄적인 MPSoC 플랫폼 모델링을 지원한다.
• TLM-2.0와 PV+T의 조합은 확장 가능하고 유지보수가 용이한 시스템 수준의 설계 및 분석을 가능하게 한다.