[논문 리뷰] Resource optimization for fault-tolerant quantum computing

Adam Paetznick|arXiv (Cornell University)|2014. 10. 19.

Quantum Computing Algorithms and Architecture참고 문헌 124인용 수 4

한 줄 요약

이 학위논문은 고장내성 양자계산에서 자원 오버헤드를 줄이기 위한 새로운 기법을 제시한다. 주요 초점은 최적화된 보조큐비트 준비, 대규모 코드(예: 23 큐비트 골레이 코드)의 개선된 임계값 한계(0.132%의 임계값 달성), 그리고 비결정적 회로를 이용한 단일 큐비트 회전의 효율적 분해이다. 또한 VLSI 기반 기법을 응용한 표면 코드 회로의 글로벌 최적화 방법을 도입하여 시간과 공간 오버헤드를 크게 감소시켰다.

ABSTRACT

In this thesis we examine a variety of techniques for reducing the resources required for fault-tolerant quantum computation. First, we show how to simplify universal encoded computation by using only transversal gates and standard error correction procedures, circumventing existing no-go theorems. We then show how to simplify ancilla preparation, reducing the cost of error correction by more than a factor of four. Using this optimized ancilla preparation, we develop improved techniques for proving rigorous lower bounds on the noise threshold. Additional overhead can be incurred because quantum algorithms must be translated into sequences of gates that are actually available in the quantum computer. In particular, arbitrary single-qubit rotations must be decomposed into a discrete set of fault-tolerant gates. We find that by using a special class of non-deterministic circuits, the cost of decomposition can be reduced by as much as a factor of four over state-of-the-art techniques, which typically use deterministic circuits. Finally, we examine global optimization of fault-tolerant quantum circuits under physical connectivity constraints. We adapt techniques from VLSI in order to minimize time and space usage for computations in the surface code, and we develop a software prototype to demonstrate the potential savings.

연구 동기 및 목표

• 현재 실험 기술 수준을 초월하는 고장내성 양자계산의 막대한 자원 오버헤드를 줄이기 위해.
• 특히 효율적인 보조큐비트 상태 준비를 통한 오류 수정 비용을 낮추기 위한 실용적 기법을 개발하기 위해.
• 대규모 코드(예: 23 큐비트 골레이 코드)의 양자 노이즈 임계값에 대한 엄밀한 하한을 향상시키기 위해.
• 큐비트 이동 및 게이트 스케줄링의 글로벌 최적화를 통해 표면 코드 아키텍처에서 회로 깊이와 물리적 공간 사용량을 최소화하기 위해.
• 더 효율적인 단일 큐비트 회전 분해를 위해 비결정적 회로를 탐색하기 위해.

제안 방법

• 보편적인 인코딩된 양자계산을 단순화하기 위해 전이성 게이트와 표준 오류 수정 기법을 사용하여 알려진 금지 정리들을 우회한다.
• 오류 수정을 위한 보조큐비트 준비를 최적화하여, 구조적 상태 분리 프로토콜을 통해 비용을 4배 이상 감소시킨다.
• 재귀적 오류 전파 모델을 적용하여 코드 거리와 악성도 분석을 활용해 노이즈 임계값에 대한 더 날카운 하한을 유도한다.
• 임의의 단일 큐비트 회전을 분해하기 위한 비결정적 방법으로 반복-성공 회로를 도입하여, 게이트 수를 최대 4배까지 감소시킨다.
• 표면 코드 회로에서 시간과 공간 오버헤드를 최소화하기 위해, 큐비트 이동 및 게이트 스케줄링 최적화를 위해 VLSI 기반 루팅 및 배치 알고리즘을 응용한다.
• 표면 코드 아키텍처에서 글로벌 최적화의 잠재적 절감 효과를 입증하기 위해 소프트웨어 프로토타입(Braidpack)을 개발한다.

실험 결과

연구 질문

• RQ1 고장내성 양자계산에서 오류 수정을 위한 보조큐비트 준비를 단순화하여 자원 오버헤드를 줄일 수 있는가?
• RQ2 데폴라라이징 노이즈 하에서 23 큐비트 골레이 코드에 대한 노이즈 임계값에 대한 가장 날카운 하한은 무엇인가?
• RQ3 비결정적 회로는 결정적 방법보다 임의의 단일 큐비트 회전 분해 비용을 낮출 수 있는가?
• RQ4 VLSI에서 유래한 글로벌 최적화 기법을 어떻게 표면 코드 양자회로에서 시간과 공간 사용량을 최소화하는 데 적용할 수 있는가?
• RQ5 최적화된 보조큐비트 준비, 향상된 임계값 한계, 효율적 게이트 분해를 결합했을 때 자원 절감의 실질적 한계는 무엇인가?

주요 결과

• 23 큐비트 골레이 코드는 데폴라라이징 노이즈 하에서 게이트당 노이즈 임계값 하한이 0.132%에 도달하며, 지금까지 보고된 바 중 가장 우수한 결과이다.
• 최적화된 상태 분리 프로토콜을 통해 오류 수정을 위한 보조큐비트 준비 비용이 4배 이상 감소하였다.
• 비결정적 반복-성공 회로를 통해 결정적 방법 대비 단일 큐비트 회전 분해 비용이 최대 4배까지 감소하였다.
• VLSI 기반 기법을 응용한 글로벌 최적화로 표면 코드 회로에서 시간과 공간 오버헤드가 크게 감소하였으며, 소프트웨어 프로토타입을 통해 측정 가능한 절감 효과가 입증되었다.
• 제안된 기법들은 고장내성 양자계산의 자원 오버헤드를 종합적으로 감소시켜 실용적 구현에 더욱 가까이 다가섰다.
• 이 연구는 고율 코드와 비아벨리안 anyon에 대한 향후 탐색의 기초를 마련하였지만, 효율적인 디코딩은 여전히 핵심 열린 과제로 남아 있다.