[논문 리뷰] Selective Match-Line Energizer Content Addressable Memory(SMLE -CAM)

V. Mohammed Zackriya, Harish M. Kittur|arXiv (Cornell University)|2014. 06. 30.

Network Packet Processing and Optimization참고 문헌 15인용 수 8

한 줄 요약

이 논문은 검색 키의 첫 번째 세 비트가 조건부로 일치하는 매치라인(Match-lines, MLs)만 선택적으로 전원을 공급하는 방식으로 전력 소모를 줄이는 새로운 콘텐츠 주소 가능 메모리(Content Addressable Memory, CAM) 아키텍처인 SMLE-CAM을 제안한다. 초기 일치를 위해 고유한 XNOR-CAM 및 XOR-CAM 셀을 사용하고, 전체 비교를 위해 NOR-CAM 체인을 활용함으로써, 90 nm TSMC 공정에서 구현된 256×144 비트 설계는 0.115 fJ/bit/search의 에너지 지표와 361.6 ps의 검색 시간을 달성하여 지금까지 보고된 바 중 최고 수준이다.

ABSTRACT

A Content Addressable Memory (CAM) is a memory primarily designed for high speed search operation. Parallel search scheme forms the basis of CAM, thus power reduction is the challenge associated with a large amount of parallel active circuits. We are presenting a novel algorithm and architecture described as Selective Match-Line Energizer Content Addressable Memory (SMLE-CAM) which energizes only those MLs (Match-Line) whose first three bits are conditionally matched with corresponding first three search bit using special architecture which comprises of novel XNOR-CAM cell and novel XOR-CAM cell. The rest of the CAM chain is followed by NOR-CAM cell. The 256 X 144 bit SMLE-CAM is implemented in TSMC 90 nm technology and its robustness across PVT variation is verified. The post-layout simulation result shows, it has energy metric of 0.115 fJ/bit/search with search time 361.6 ps, the best reported so far. The maximum operating frequency is 1GHz.

연구 동기 및 목표

• 불필요한 매치라인 활성화를 최소화하여 대규모 콘텐츠 주소 가능 메모리(CAMs)의 전력 소비를 줄이기.
• 기존 CAM 아키텍처에서 평행적으로 활성화되는 회로로 인한 높은 전력 문제를 해결하기.
• 네트워킹 및 데이터 처리와 같은 애플리케이션에서 에너지 효율적이고 고속의 검색 동작을 가능하게 하기.
• 초기 비트 일치 기반으로 관련 매치라인만 선택적으로 활성화하는 새로운 아키텍처 개발하기.
• 실제 실리콘 공정에서 공정, 전압, 온도(PVT) 변동에 대한 내구성과 성능을 검증하기.

제안 방법

• 검색 키의 첫 번째 세 비트와 저장된 데이터를 동시에 비교하기 위해 새로운 XNOR-CAM 셀을 도입한다.
• 첫 번째 세 비트의 일치 상태에 기반해 조건부 활성 신호를 생성하기 위해 새로운 XOR-CAM 셀을 사용한다.
• 첫 번째 세 비트가 검색 키와 일치하는 매치라인들만 선택적으로 전원을 공급하는 메커니즘을 구현한다.
• 초기 세 비트 일치 검사 이후 잔여 비트 비교를 위해 표준 NOR-CAM 셀을 사용한다.
• 일치가 예상되지 않는 경우 전체 매치라인 충전을 피함으로써 동적 전력 소모를 최소화하는 아키텍처 설계를 수행한다.
• 256×144 비트 SMLE-CAM을 TSMC 90 nm 공정에 구현하고, 레이아웃 후 시뮬레이션을 통해 성능을 검증한다.

실험 결과

연구 질문

• RQ1 초기 비트 비교 기반으로 매치라인의 선택적 전원 공급이 CAM 아키텍처의 동적 전력 소모를 상당히 줄일 수 있는가?
• RQ2 특수 설계된 XNOR 및 XOR-CAM 셀의 사용이 검색 속도를 손상시키지 않고 에너지 효율성을 어떻게 향상시키는가?
• RQ3 제안된 아키텍처가 고속 CAM 응용 분야에서 에너지 지표와 지연 시간에 어떤 영향을 미치는가?
• RQ4 공정, 전압, 온도(PVT) 변동 조건에서 SMLE-CAM 설계는 얼마나 견고한가?
• RQ5 기존 CAM 설계보다 제안된 아키텍처가 더 낮은 에너지-지연 곱(Energy-Delay Product)을 달성할 수 있는가?

주요 결과

• SMLE-CAM은 0.115 fJ/bit/search의 에너지 지표를 달성하여 지금까지 보고된 바 중 최고 수준이다.
• 검색 지연 시간은 361.6 ps로, 실시간 응용 분야에 적합한 고속 동작을 보여준다.
• 최대 주파수 1 GHz에서 작동하여 고성능 능력을 확인한다.
• 레이아웃 후 시뮬레이션을 통해 공정, 전압, 온도(PVT) 변동 조건에서도 견고한 성능을 확보한다.
• 선택적 전원 공급 메커니즘이 비일치 항목에 대한 전체 매치라인 충전을 피함으로써 동적 전력 소모를 크게 줄인다.
• XNOR-CAM 및 XOR-CAM 셀의 통합은 일치 가능성의 조기 결정을 가능하게 하여 성능 손실 없이 전력 절감을 실현한다.