[논문 리뷰] Stream Processor Generator for HPC to Embedded Applications on FPGA-based System Platform

Kentaro Sano, H. Suzuki외 3명|arXiv (Cornell University)|2014. 08. 21.

Parallel Computing and Optimization Techniques참고 문헌 8인용 수 8

한 줄 요약

이 논문은 FPGA 기반 시스템온칩 플랫폼을 위한 스트림 프로세서 생성기인 SPGen을 제안한다. 이는 도메인 특화 고수준 기술 언어를 사용하여 고-throughput, 피이핑된 스트림 프로세서의 설계를 자동화한다. 이 기술 언어에서 HDL 코드를 생성함으로써 SPGen은 설계 공간 탐색을 빠르게 수행할 수 있으며, 유체역학 계산 워크로드를 통해 검증된 바에 따르면 수동 최적화 구현과 비교해 성능이 유사하거나 뛰어나다.

ABSTRACT

This paper presents a stream processor generator, called SPGen, for FPGA-based system-on-chip platforms. In our research project, we use an FPGA as a common platform for applications ranging from HPC to embedded/robotics computing. Pipelining in application-specific stream processors brings FPGAs power-efficient and high-performance computing. However, poor productivity in developing custom pipelines prevents the reconfigurable platform from being widely and easily used. SPGen aims at assisting developers to design and implement high-throughput stream processors by generating their HDL codes with our domain-specific high-level stream processing description, called SPD.With an example of fluid dynamics computation, we validate SPD for describing a real application and verify SPGen for synthesis with a pipelined data-flow graph. We also demonstrate that SPGen allows us to easily explore a design space for finding better implementation than a hand-designed one.

연구 동기 및 목표

• HPC 및 임베디드 응용 분야에서 FPGA를 위한 맞춤형 피이핑된 스트림 프로세서 설계의 생산성 저하 문제를 해결하기 위해.
• 자동화된 HDL 코드 생성을 통해 재구성 가능한 FPGA 플랫폼에서 효율적이고 고성능 계산을 실현하기 위해.
• 스루풋 및 자원 사용 최적화를 위한 설계 공간 탐색을 빠르게 가능하게 하기 위해.
• 실세계 HPC 워크로드에서 스트림 처리 기술 언어(SPd)의 효과를 검증하기 위해.
• 자동 생성된 설계가 수동 최적화된 구현보다 성능이 뛰어나거나 유사한지를 입증하기 위해.

제안 방법

• 저자들은 데이터 플로우 및 피이핑 동작을 기술하기 위해 도메인 특화 고수준 스트림 처리 기술 언어(SPd)를 도입한다.
• SPGen는 SPd 사양을 입력으로 받아 FPGA 구현을 위한 합성 가능 HDL 코드를 자동으로 생성한다.
• 이 방법은 스루풋을 극대화하고 병렬성을 활용하기 위해 피이핑된 데이터 플로우 그래프를 지원한다.
• 실제 적용 가능성을 입증하기 위해 유체역학 계산 예제를 사용하여 방법을 검증한다.
• SPGen를 통해 SPd 기술 언어를 파rameter화하고 다양한 구성 요소를 평가함으로써 설계 공간 탐색을 가능하게 한다.
• 생성된 설계는 FPGA 플랫폼에서 합성되고 검증되어 기능적 정확성과 성능을 확보한다.

실험 결과

연구 질문

• RQ1 고수준 스트림 처리 기술 언어가 FPGA에서 복잡한 HPC 워크로드(예: 유체역학)를 효과적으로 표현할 수 있는가?
• RQ2 SPGen가 다양한 응용 분야에 걸쳐 고-throughput, 피이핑된 스트림 프로세서를 얼마나 잘 자동화할 수 있는가?
• RQ3 자동 생성된 설계가 수동 최적화된 구현과 비교해 성능이 유사하거나 뛰어나게 구현될 수 있는가?
• RQ4 SPGen는 스루풋 및 자원 활용 최적화를 위한 설계 공간 탐색을 얼마나 효과적으로 가능하게 하는가?
• RQ5 FPGA 스트림 프로세서 설계에서 자동 생성 방식과 수동 코딩 방식 간의 오버헤드 또는 상충 관계는 어떠한가?

주요 결과

• SPGen는 유체역학 계산 예제에서 HDL 코드를 성공적으로 생성하여, SPd 언어로 실제 HPC 워크로드를 표현할 수 있음을 입증했다.
• 생성된 설계는 FPGA 플랫폼에서 데이터 플로우 그래프의 효과적 피이핑을 통해 고스루풋을 달성했다.
• SPGen를 활용한 설계 공간 탐색을 통해 수동 설계 기반 구현보다 성능이 뛰어난 구성 요소를 발견했다.
• 고수준 기술 언어의 사용은 개발 노력은 크게 줄였지만 고성능을 유지하는 데 기여했다.
• 툴체인은 복잡한 스트림 프로세서의 기능 검증 및 합성 과정을 최소한의 수동 간섭으로 가능하게 했다.
• 결과적으로 자동 생성이 수동 코딩 대비 경쟁력 있거나 뛰어난 설계를 생성할 수 있음을 확인했으며, 특히 초기 단계의 탐색에서 유의미한 성과를 보였다.