[論文レビュー] Accelerating Variational Quantum Algorithms Using Circuit Concurrency

Salonik Resch, Anthony Gutierrez+6 more|arXiv (Cornell University)|Sep 3, 2021

Quantum Computing Algorithms and Architecture参考文献 36被引用数 10

ひとこと要約

この論文は、同じ量子回路の複数のインスタンスを同時に実行することで、ノイジィな中規模量子（NISQ）デバイス上の変分量子アルゴリズム（VQA）の高速化を提案する回路並列処理を提案する。この手法により、量子状態の並列サンプリングが可能となり、悲観的な誤り率のもとでも、量子近似最適化アルゴリズム（QAOA）において最大20倍の高速化が達成され、最小限のオーバーヘッドで実現される。

ABSTRACT

Variational quantum algorithms (VQAs) provide a promising approach to achieve quantum advantage in the noisy intermediate-scale quantum era. In this era, quantum computers experience high error rates and quantum error detection and correction is not feasible. VQAs can utilize noisy qubits in tandem with classical optimization algorithms to solve hard problems. However, VQAs are still slow relative to their classical counterparts. Hence, improving the performance of VQAs will be necessary to make them competitive. While VQAs are expected perform better as the problem sizes increase, increasing their performance will make them a viable option sooner. In this work we show that circuit-level concurrency provides a means to increase the performance of variational quantum algorithms on noisy quantum computers. This involves mapping multiple instances of the same circuit (program) onto the quantum computer at the same time, which allows multiple samples in a variational quantum algorithm to be gathered in parallel for each training iteration. We demonstrate that this technique provides a linear increase in training speed when increasing the number of concurrently running quantum circuits. Furthermore, even with pessimistic error rates concurrent quantum circuit sampling can speed up the quantum approximate optimization algorithm by up to 20x with low mapping and run time overhead.

研究の動機と目的

• ノイジィな中規模量子（NISQ）デバイス上での変分量子アルゴリズム（VQA）の学習速度の遅さに対処すること。
• 実用的応用において、古典的手法と競合可能な性能をVQAに実現すること。
• 量子誤り訂正が不要な故障耐性のない量子エラー訂正を必要としない、ハードウェアレベルの最適化を探索すること。
• NISQ時代の量子コンputィングにおける、並列量子回路実行が学習速度と誤り耐性に与える影響を評価すること。

提案手法

• 同じ量子回路の複数インスタンスを同時に量子プロセッサにマッピングして、並列実行を可能にする。
• 回路レベルの並列処理を活用し、VQAの各学習イテレーションにおいて、複数の量子状態サンプルを並列に収集する。
• 並列回路間でのリソース競合とスケジューリングのオーバーヘッドを最小限に抑えるマッピング戦略を設計する。
• 古典的最適化ループを用いて、同時に収集されたサンプルを処理し、標準的なVQAワークフローを維持する。
• 代表的なVQAとして、量子近似最適化アルゴリズム（QAOA）を用いてアプローチを検証する。
• 現在のNISQデバイスに典型的な現実的で高い誤り率のもとでのパフォーマンス向上を分析する。

実験結果

リサーチクエスチョン

• RQ1 同一の量子回路を並列で実行することで、変分量子アルゴリズムにおける学習時間を顕著に短縮できるか？
• RQ2 現実的なNISQレベルのノイズ下で、回路並列処理はVQAの性能と収束にどのように影響を与えるか？
• RQ3 悲観的な誤りモデルのもとでも、回路並列処理を用いたQAOA学習で達成可能な最大の高速化はどの程度か？
• RQ4 現在のハードウェアに並列量子回路をデプロイする際の実用的オーバーヘッド（マッピング、実行時間）は何か？

主な発見

• 回路並列処理により、同時に実行される回路数に比例した線形の学習時間の高速化が達成される。
• 悲観的な誤り率のもとでも、この手法により量子近似最適化アルゴリズム（QAOA）で最大20倍の高速化が達成される。
• マッピングおよび実行時間のオーバーヘッドが低いため、近い将来の量子ハードウェアにおいて実用的である。
• 高いノイズレベル下でも有効であるため、NISQ時代においても耐障害性を示す。
• 量子誤り訂正やアルゴリズム構造の変更なしに、VQAの収束を高速化できる。