[論文レビュー] Circuit for Shor's algorithm using 2n+3 qubits

Stéphane Beauregard|arXiv (Cornell University)|May 15, 2002

Quantum Computing Algorithms and Architecture参考文献 12被引用数 12

ひとこと要約

この論文は、フーリエ空間アダー、モジュラ累乗の古典的制御、逐次的量子フーリエ変換を用いることで、従来の設計よりも少ない2n+3量子ビットのみを用いるショアの因数分解アルゴリズムの量子回路を提示する。この回路はO(n³lg n)ゲートとO(n³)の深さを達成し、多項式時間での因数分解を実現する。特殊な数の性質や無限大の量子ゲートに依存せずに、量子ビット要件を実用的に削減する。

ABSTRACT

We try to minimize the number of qubits needed to factor an integer of n bits using Shor's algorithm on a quantum computer. We introduce a circuit which uses 2n+3 qubits and O(n^3 lg(n)) elementary quantum gates in a depth of O(n^3) to implement the factorization algorithm. The circuit is computable in polynomial time on a classical computer and is completely general as it does not rely on any property of the number to be factored. Keywords: Factorization, quantum circuits, modular arithmetics

研究の動機と目的

• 量子コンピュータ上でショアの因数分解アルゴリズムに必要な量子ビット数を最小限に抑えること。
• 未満のトフォリゲートを避ける単純な量子ゲートのみを用いた回路を設計すること。
• 数に依存する性質に依存せず、多項式時間の実行と一般性を維持すること。
• 限られた量子ビット数を有する近未来的な量子ハードウェアでの実装を可能にすること。

提案手法

• 回路は、量子フーリエ変換基底で加算を実行するフーリエ空間アダー（ϕADD）を用い、被加数の古典的制御を可能にする。
• モジュラ累乗における基数'a'の古典的値を事前に計算し、制御された位相シフトとして適用することで、完全な量子制御の必要性を低減する。
• アダルティビットを導入して加算時のオーバーフローを防止し、逆転ϕADDゲートを用いた条件付きのNの減算によりモジュラ加算を実装する。
• 並列ではなく逐次的に量子フーリエ変換を適用することで、量子ビットのオーバーヘッドを削減する。
• 制御されたϕADDゲートを組み合わせることでモジュラ累乗を実装する順序特定回路を構築し、最終測定によりNを法とする順序rが得られる。
• 因数分解に十分な精度を保ちつつゲート数を最小限に抑えるために、k_max = O(lg(n/ε))とする近似QFTを用いる。

実験結果

リサーチクエスチョン

• RQ1 多項式時間の実行と一般性を維持しつつ、2n+3量子ビット未満でショアのアルゴリズムを実装できるか？
• RQ2 単純な量子ゲートのみを用いて、最小限の量子ビット数でモジュラ累乗を実装する方法は何か？
• RQ3 因数分解のための順序特定回路において、量子ビット数と回路の深さのトレードオフは何か？
• RQ4 古典的事前計算とフーリエ空間算術を用いることで、モジュラ累乗における完全な量子制御の必要性を軽減できるか？
• RQ5 無限大のトフォリゲートや特殊な数の性質に依存せずに、量子ビット数をどの程度まで削減できるか？

主な発見

• 提案された回路は正確に2n+3量子ビットを用い、5n+1や7n+1量子ビットを要する従来の設計と比較して削減されている。
• 回路はO(n³lg n)の単純な量子ゲートとO(n³)の回路深さを達成し、多項式時間での実行を保証する。
• 古典的制御とフーリエ空間加算の使用により、モジュラ累乗における基数'a'に対する完全な量子制御を排除できる。
• 回路は一般性を有し、因数分解対象の数Nの特定の性質に依存せず、すべての合成整数に適用可能である。
• k_max = O(lg(n/ε))とする近似QFTの使用により、任意の多項式的で小さな誤差εについて高い精度を保ちつつ、ゲート数を最小限に抑えることができる。
• N=15の場合、回路は11量子ビットを要するが、aの位数が小さいため多くの演算が恒等写像となり、特定の状況ではさらなる最適化が可能であることが示唆される。