[論文レビュー] Quantum Circuit Designs for Gate-Model Quantum Computer Architectures.

László Gyöngyösi|arXiv (Cornell University)|Mar 6, 2018

Quantum Computing Algorithms and Architecture参考文献 20被引用数 5

ひとこと要約

本稿では、ゲートモデル量子コンピュータにおける自動量子回路設計のための量子トリプルアニーリング最小化（QTAM）アルゴリズムを提案する。この手法は、回路の深さ、面積、ワイヤ長、ハミルトニアンの複雑さ、測定オーバーヘッドを最適化する。多層構造を用い、ハードウェア接続制約に適合させることで、近位量子デバイスにおける効率的なコンパイルを可能にする。

ABSTRACT

The power of quantum computers makes it possible to solve difficult problems more efficiently than is possible with traditional computers. Gate-model quantum computers provide an experimentally implementable architecture for quantum circuit computations. Here, we demonstrate an automated method for designing quantum circuits for experimental gate-model quantum computers. We define the Quantum Triple Annealing Minimization (QTAM) algorithm, which provides an automated quantum circuit minimization on the physical layout (circuit depth and area), quantum wire length minimization of the quantum circuit, Hamiltonian minimization, and the minimization of the input size and output measurements. We define a multilayer structure for quantum circuit computations using the hardware restrictions on the connection topology of gate-model quantum computers. The results can be straightforwardly applied to near term gate-model quantum computers.

研究の動機と目的

• 近位ゲートモデル量子コンピュータにおけるハードウェア制約に起因する非効率な量子回路コンパイルの課題に対処すること。
• 回路の深さ、面積、量子ワイヤ長を含む物理的リソースオーバーヘッドを削減すること。
• ハミルトニアンの複雑さと入出力測定回数を最小化することで、実験的実現可能性を向上させること。
• ゲートモデル量子アーキテクチャの物理的キュービット接続性を尊重する多層回路構造を開発すること。
• 現在の量子ハードウェアにおける性能向上とスケーラビリティを高める、自動的かつハードウェアに配慮した量子回路設計を実現すること。

提案手法

• 量子トリプルアニーリング最小化（QTAM）アルゴリズムを、量子回路合成のコア最適化フレームワークとして導入する。
• QTAMは、多目的アニーリングプロセスを通じて、回路の深さ、物理的面積、量子ワイヤ長を同時に最小化する。
• この手法は、キュービット接続性トポロジーを含むハードウェア固有の制約を回路設計プロセスに組み込む。
• ゲートモデル量子コンピュータのレイアウトと整合するように設計された、多層量子回路アーキテクチャを定義する。
• ハミルトニアン表現を最適化し、入力サイズと出力測定回数を削減することで、リソース効率を向上させる。
• このアプローチにより、実験的ゲートモデル量子プロセッサの物理的制限に適合した、自動コンパイル可能な量子回路が実現可能になる。

実験結果

リサーチクエスチョン

• RQ1 物理的キュービット接続性を尊重しつつ、回路の深さ、面積、ワイヤ長を自動で最小化する方法は何か？
• RQ2 ハミルトニアンの複雑さと測定オーバーヘッドを同時に最小化する最適化戦略は何か？
• RQ3 ゲートモデル量子コンピュータのハードウェアトポロジーに適合する多層回路構造はどのように設計できるか？
• RQ4 自動回路合成は、近位量子デバイスにおけるリソースオーバーヘッドをどの程度低減できるか？
• RQ5 QTAMアルゴリズムは、手動による介入なしにスケーラブルで実験的に実現可能な量子回路を生成できるか？

主な発見

• QTAMアルゴリズムは、自動最適化により回路の深さと物理的面積を効果的に削減し、リソース効率を向上させた。
• 量子ワイヤ長が顕著に短縮され、物理的実装におけるデコherenceリスクとクロストークの低減に寄与した。
• ハミルトニアンの複雑さが低減され、現在のハードウェア上で量子アルゴリズムの実装が簡素化された。
• 入出力測定回数が最小化され、全体の回路実行時間と誤り確率が低下した。
• 多層アーキテクチャにより、論理回路を物理的キュービットレイアウトに効果的にマッピングでき、ゲートモデル量子プロセッサとの互換性が向上した。
• 提案手法は、近位ゲートモデル量子コンピュータに直接適用可能であり、回路コンパイルの改善に向けた実用的アプローチを提供する。