[논문 리뷰] SPICE model of memristive devices with threshold

Yuriy V. Pershin, Massimiliano Di Ventra|arXiv (Cornell University)|2012. 04. 12.

Advanced Memory and Neural Computing참고 문헌 22인용 수 108

한 줄 요약

이 논문은 NGSPICE 및 PSPICE에서 행동 요소를 사용하여 전압 임계값을 갖는 메모리스티브 장치를 위한 SPICE 호환 모델을 제시한다. 이는 임계 동역학의 정확한 시뮬레이션을 가능하게 하며, 소프트 및 하드 임계 행동을 모두 캡처한다. 주요 결과로는 주파수 의존성 있는 '찌그러진 히스테리시스 루프'와 하드-임계 상태에서 |V| > Vt일 때에만 메모리스턴스 스위칭이 발생하는 것을 확인할 수 있다.

ABSTRACT

Although memristive devices with threshold voltages are the norm rather than the exception in experimentally realizable systems, their SPICE programming is not yet common. Here, we show how to implement such systems in the SPICE environment. Specifically, we present SPICE models of a popular voltage-controlled memristive system specified by five different parameters for PSPICE and NGSPICE circuit simulators. We expect this implementation to find widespread use in circuits design and testing.

연구 동기 및 목표

• 실험적으로 관련성이 있는 전압 임계값을 갖는 메모리스티브 장치를 위한 SPICE 호환 모델의 부족을 해결한다.
• 회로 설계자 및 연구자가 사용할 수 있는 실용적이고 재사용 가능한 SPICE 구현을 제공한다.
• 비버니시브 메모리 및 논리 응용 분야에 필수적인 임계값 유도 저항 스위칭의 정확한 시뮬레이션을 가능하게 한다.
• 신경망 및 논리 게이트를 포함한 복잡한 회로에 메모리스티브 장치를 통합할 수 있도록 한다.
• 유사한 임계 기반 접근 방식을 사용하여 향후 메모리캐패시티브 및 메모리인덕티브 시스템의 모델링을 지원한다.

제안 방법

• 메모리스턴스 상태 변수 X를 나타내기 위해 행동 저항기, 전류원 및 커패시터를 사용한 서브서킷 모델을 개발한다.
• SPICE의 기능 표현식을 통해 조각별 선형 근사화를 이용해 임계 함수 f(V_M)를 구현한다.
• 스텝 함수(θ)를 사용하여 메모리스턴스 X가 R_on과 R_off 사이에 제한되도록 하여 물리적 한계를 유지한다.
• X의 변화율을 f(V_M) = βV_M + 0.5(α−β)(|V_M + V_t| − |V_M − V_t|)를 사용하여 모델링하여 소프트 또는 하드 임계 행동을 가능하게 한다.
• PSPICE 버전에서 양성 및 음성 극성에 대한 별도의 전압 임계값(Vtp 및 Vtm)을 사용하여 현실성 향상을 도모한다.
• 내장된 행동 모델링 구조 및 기능 정의를 사용하여 NGSPICE 및 PSPICE에 모델을 통합한다.

실험 결과

연구 질문

• RQ1 어떻게 하면 SPICE에서 회로 시뮬레이션을 위해 전압 임계값을 갖는 메모리스티브 장치를 정확하게 모델링할 수 있는가?
• RQ2 AC 입력에 대한 소프트-임계와 하드-임계 메모리스티브 시스템의 동적 행동에는 어떤 차이가 있는가?
• RQ3 주파수와 임계 전압은 메모리스티브 장치의 '찌그러진 히스테리시스 루프'의 모양과 크기에 어떤 영향을 미치는가?
• RQ4 이 모델은 다중 내부 상태 변수를 갖는 더 복잡한 메모리스티브 시스템을 일반화하여 시뮬레이션할 수 있는가?
• RQ5 임계 동역학을 포함함으로써 창문 함수 기반 접근 방식에 비해 SPICE 모델의 물리적 정밀도는 어떻게 향상되는가?

주요 결과

• SPICE 모델은 메모리스티브 장치의 특징적인 '찌그러진 히스테리시스 루프'를 성공적으로 재현하였으며, 하드-임계 시스템에서 주파수가 낮을수록 루프 크기가 증가하는 경향을 보였다.
• 하드-임계 장치의 경우(α = 0), |V| > V_t = 4.6 V일 때에만 메모리스턴스가 변화하며, 그림 1(b)의 인set에서 임계 이하에서는 스위칭이 발생하지 않음을 확인하였다.
• 소프트-임계 시스템의 경우(α = 0.1β), 전압 극성이 전환되는 순간부터 메모리스턴스가 변화하기 시작하여 하드-임계 사례보다 더 이르게 저항 전환이 발생한다.
• NGSPICE 버전의 모델은 NGSPICE 배포판에 통합되어 있어 안정성과 사용 용이성을 입증하였다.
• 모델은 임계 동역학이 비버니시브 메모리 행동을 캡처하고 메모리스티브 회로에서 논리 연산을 가능하게 하기 위해 필수적임을 시사한다.
• 시뮬레이션 결과, 5 V AC 신호(ν = 0.05 GHz) 하에서 메모리스턴스 R_M은 R_on = 1 kΩ와 R_off = 10 kΩ 사이를 스위칭하며, R_M(t=0) = 5 kΩ로 초기화되었다.