[論文レビュー] Taming Weak Memory Models

Sizhuo Zhang, Arvind Arvind+1 more|arXiv (Cornell University)|Jun 17, 2016

Parallel Computing and Optimization Techniques参考文献 44被引用数 3

ひとこと要約

本稿では、負荷値の予測による依存関係の強制を排除するインスタント・インストラクション実行（I²E）フレームワークを用いた、簡素化された弱記憶モデルWMMを紹介する。これにより、依存関係の強制が不要になり、より単純かつ効率的なモデルが実現される。さらに、正確なデータ依存順序を実現するWMM-Dと、書き通しキャッシュからの非アトミックなマルチコピー・ストアをモデル化するWMM-Sを提案。書き戻しキャッシュが性能に影響を及たない限り、非アトミックなストアの複雑なモデル化が不要であることを示している。

ABSTRACT

Speculative techniques in microarchitectures relax various dependencies in programs, which contributes to the complexity of (weak) memory models. We show using WMM, a new weak memory model, that the model becomes simpler if it includes load-value speculation and thus, does not enforce any dependency! However, in the absence of good value-prediction techniques, a programmer may end up paying a price for the extra fences. Thus, we also present WMM-D, which enforces the dependencies captured by the current microarchitectures. WMM-D is still much simpler than other existing models. We also show that non-atomic multi-copy stores arise as a result of sharing write-through caches. We think restricting microarchitectures to write-back caches (and thus simpler weak memory models) will not incur any performance penalty. Nevertheless, we present WMM-S, another extension to WMM, which could model the effects of non-atomic multi-copy stores. WMM, WMM-D, and WMM-S are all defined using Instantaneous Instruction Execution (I^2E), a new way of describing memory models without explicit reordering or speculative execution.

研究の動機と目的

• PowerやARMのような既存の弱記憶モデルに見られる非アトミックなマルチコピー・ストアと予測実行に起因する複雑さと曖昧さを解消すること。
• 高水準言語の意味論と互換性があり、明確で単純かつ実装可能な記憶モデル定義が不足している問題を解決すること。
• 複雑な公理や操作的モデルに依存せずに、明確で曖昧さのない、かつ効率的な記憶モデルの定義を可能にする形式的フレームワークの構築。
• マイクロアーキテクチャを書き戻しキャッシュに制限することで、非アトミックなストアの複雑なモデル化が不要になることを示し、記憶モデルの単純化を実現すること。
• 高水準言語のプリミティブから記憶命令およびフェンスへの体系的マッピングを提供し、並列プログラミングにおける効率的なコンパイルと推論を可能にすること。

提案手法

• 記憶システムを原子的プロセッサと構成可能なバッファを備えたモノリシックマルチポートメモリとしてモデル化するインスタント・インストラクション実行（I²E）フレームワークを導入。依存関係と予測を表現する。
• I²E内での弱記憶モデルWMMを定義。負荷値の予測により依存関係の強制を排除することで、明確な振る舞いを実現し、明示的な再順序化や予測実行のルールが不要になる。
• バッファ制約によるデータ依存順序の強制により、WMMをWMM-Dに拡張。単純さを保ちつつ、重要な順序付けの意味論を捉える。
• ストアバッファの複写と整合性順序チェックを用いて、WMMを拡張し、非アトミックなマルチコピー・ストアをモデル化するWMM-Sを構築。書き通しキャッシュの挙動をシミュレート。
• litmusテストを用いてWMM、WMM-D、WMM-Sの妥当性を検証。WWCやIRIWといった既知のパターンに対して正しく動作することを示した。
• ストアのコピー伝搬と無効化を介して全システムの順序付けを強制することで、WMM-SにおけるCommitフェンスが累積的なグローバル効果を持つことを示した。これは、PowerのsyncやARMのdmbと類似している。

実験結果

リサーチクエスチョン

• RQ1 マイクロアーキテクチャにどのような特徴が、Power や ARM のような既存の弱記憶モデルにおける複雑さを生じさせているのか。
• RQ2 RC や RMO のような既存の記憶モデルの形式的定式化が、なぜ曖昧すぎたり、過度に制限的すぎたりするのか。そして、それらをどのように是正できるか。
• RQ3 現代のハードウェア最適化と高水準言語の抽象化を両立させつつ、単純かつ効率的な記憶モデルを設計できるか。
• RQ4 書き戻しキャッシュに制限することで、非アトミックなマルチコピー・ストアの複雑なモデル化がどの程度不要になるのか。
• RQ5 I²Eのような形式的フレームワークは、曖昧さのない、最小限の、かつ拡張可能な記憶モデル定義をどのように可能にするか。

主な発見

• Power や ARM における非アトミックなマルチコピー・ストアは、共有された書き通しキャッシュに起因しており、書き戻しキャッシュに制限することで、この複雑さが解消され、性能への影響も生じない。
• 負荷値の予測を用いた I²E フレームワークに基づく弱記憶モデル WMM は、依存関係の強制を排除することで、記憶モデルを単純化し、明確で正確な定義を実現した。
• WMM-D はデータ依存順序を正確に捉えつつ、単純さを保ち、既存のハードウェアと互換性があるため、即時の採用に適している。
• WMM-S はストアバッファの複写と整合性チェックを用いて、非アトミックなマルチコピー・ストアをモデル化し、書き通しキャッシュシステムで観察される挙動を正しく再現した。
• WMM-S における Commit フェンスは、すべてのストアコピーが以降の操作より前に可視化されることを保証することで、累積的なグローバル効果を持つ。これは、Power の sync や ARM の dmb と類似している。
• litmus テストにより、WMM-S が WMM では禁止されている WWC や IRIW のような挙動を許容することが確認され、実世界の書き通しキャッシュ効果を正しくモデル化できることを検証した。