[论文解读] High-threshold and low-overhead fault-tolerant quantum memory

Sergey Bravyi, Andrew W. Cross+4 more|arXiv (Cornell University)|Aug 15, 2023

Quantum Computing Algorithms and Architecture参考文献 65被引用 13

一句话总结

本文提出一个端到端容错量子存储协议，使用高率 LDPC 伪循环码，达到基于门电路的阈值近0.8%并与表面码相比具有显著的编码效率。

ABSTRACT

Quantum error correction becomes a practical possibility only if the physical error rate is below a threshold value that depends on a particular quantum code, syndrome measurement circuit, and decoding algorithm. Here we present an end-to-end quantum error correction protocol that implements fault-tolerant memory based on a family of LDPC codes with a high encoding rate that achieves an error threshold of $0.8\%$ for the standard circuit-based noise model. This is on par with the surface code which has remained an uncontested leader in terms of its high error threshold for nearly 20 years. The full syndrome measurement cycle for a length-$n$ code in our family requires $n$ ancillary qubits and a depth-7 circuit composed of nearest-neighbor CNOT gates. The required qubit connectivity is a degree-6 graph that consists of two edge-disjoint planar subgraphs. As a concrete example, we show that 12 logical qubits can be preserved for nearly one million syndrome cycles using 288 physical qubits in total, assuming the physical error rate of $0.1\%$. We argue that achieving the same level of error suppression on 12 logical qubits with the surface code would require nearly 3000 physical qubits. Our findings bring demonstrations of a low-overhead fault-tolerant quantum memory within the reach of near-term quantum processors.

研究动机与目标

• 通过降低量子比特开销的同时维持高容错阈值来推动实际量子误差纠正的应用。
• 识别适用于近期超导架构的高编码率和距离的 LDPC 码族。
• 开发与六度 Tanner 图和厚度为 2 的连通结构相容的低深度综合症测量电路。
• 展示容错存储能力，包括装载-存取和量子比特读出操作。
• 提供能够在基于电路的噪声模型下工作的 LDPC 码解码框架。

提出的方法

• 定义长度 n=2ℓm 的准循环 LDPC 码 QC(A,B)，CSS 型检验矩阵 H^X=[A|B], H^Z=[B^T|A^T]。
• 证明 QC(A,B) 码具有参数 [[n,k,d]]，其中 k=2·dim(ker(A)∩ker(B))，d 由 ker(H^X)∖rs(H^Z) 决定。
• 证明 Tanner 图 G 的厚度 θ≤2，实现适用于硬件布局的双平面层结构。
• 描述一个深度为 7 层的综合症测量电路，使用 n 个辅助量子比特对所有检验进行测量。
• 将带有有序统计量解码器的信念传播（BP-OSD）适配到基于电路噪声的解码模型。
• 展示容错存储特性，包括 Pauli 基底读出以及通过扩展 Tanner 图实现的编码间逻辑测量。

实验结果

研究问题

• RQ1 高编码率的 LDPC 准循环码是否能够在维持可比较阈值的同时提供比表面码更高的编码率容错存储？
• RQ2 在近期超导硬件上实现此类码的实际连通性和电路深度要求是什么？
• RQ3 在电路为噪声下，BP-OSD 对这些 LDPC 码的解码效果如何？
• RQ4 在现实物理错误率下，这些码在长期综合周期中能在多大程度上维持多逻辑量子比特？
• RQ5 相对于同等逻辑量子比特数，表面码的资源（量子比特）效率对比如何？

主要发现

• 准循环 LDPC 码实现了接近 0.008 的伪阈值，接近表面码阈值。
• 一个距离为 12 的码 [[144,12,12]]，净编码率为 1/24，在相关误差区间内可以在相同逻辑量子比特数下超越距离为 13 的表面码。
• 12 逻辑量子比特、288 物理量子比特实例在物理错误率 0.1% 时能够在一千万个综合周期内维持 12 个逻辑量子比特。
• 对于同样的逻辑量子比特数，在所述区间内，表面码等效需要超过 4000 个物理量子比特，显示出近 15 倍的编码开销减少。
• 完整的综合周期测量仅使用 7 层 CNOT 和一个 6 阶、厚度为 2 的 Tanner 图，使在超导体系上的硬件实现成为可行选项。
• 适配基于电路噪声的 BP-OSD 解码显示了实际的误差抑制能力，并在该框架内支持码距离的估计。