[論文レビュー] 2QAN: A quantum compiler for 2-local qubit Hamiltonian simulation algorithms

Lingling Lao, Dan E. Browne|arXiv (Cornell University)|Aug 4, 2021

Quantum Computing Algorithms and Architecture参考文献 72被引用数 15

ひとこと要約

2QAN は、2局所量子ビットハミルトニアンシミュレーションを目的としたアプリケーション固有の量子コンパイラであり、ハミルトニアンの項間における演算子の順序入れ替えの柔軟性を活用して、SWAP ゲート数、回路の深さ、ゲート数を最小化する。Google Sycamore、IBMQ Montreal、Rigetti Aspen デバイス上で、最新のコンパイラと比較して、ハードウェアゲートオーバーヘッドを最大68.5倍、回路の深さを21倍まで削減する。

ABSTRACT

Simulating quantum systems is one of the most important potential applications of quantum computers. The high-level circuit defining the simulation needs to be compiled into one that complies with hardware limitations such as qubit architecture (connectivity) and instruction (gate) set. General-purpose quantum compilers work at the gate level and have little knowledge of the mathematical properties of quantum applications, missing further optimization opportunities. Existing application-specific compilers only apply advanced optimizations in the scheduling procedure and are restricted to the CNOT or CZ gate set. In this work, we develop a compiler, named 2QAN, to optimize quantum circuits for 2-local qubit Hamiltonian simulation problems, a framework which includes the important quantum approximate optimization algorithm (QAOA). In particular, we exploit the flexibility of permuting different operators in the Hamiltonian (no matter whether they commute) and propose permutation-aware techniques for qubit routing, gate optimization and scheduling to minimize compilation overhead. 2QAN can target different qubit topologies and different hardware gate sets. Compilation results on four applications (up to 50 qubits) and three quantum computers (namely, Google Sycamore, IBMQ Montreal and Rigetti Aspen) show that 2QAN outperforms state-of-the-art general-purpose compilers and application-specific compilers. Specifically, 2QAN can reduce the number of inserted SWAP gates by 11.5X, reduce overhead in hardware gate count by 68.5X, and reduce overhead in circuit depth by 21X. Experimental results on the Montreal device demonstrate that benchmarks compiled by 2QAN achieve the highest fidelity.

研究の動機と目的

• 制限されたキュービット接続性とネイティブゲートセットによるNISQ時代の量子コンピュータにおける高いコンパイルオーバーヘッドを解消する。
• 一般用途のコンパイラがアプリケーションレベルの意味的認識を欠き、微細な最適化を見逃すという制限を克服する。
• 積公式に基づくハミルトニアンシミュレーションにおける非可換項の順序入れ替えの数学的柔軟性を活用し、回路コストを低減する。
• CNOT、CZ、SYC、iSWAP を含む、複数のキュービットトポロジーやハードウェアゲートセットをサポートするコンパイラを開発する。
• 2局所ハミルトニアンシミュレーションのための既存の一般用途およびアプリケーション固有のコンパイラよりも、より高い忠実度と低いコンパイルオーバーヘッドを達成する。

提案手法

• 積公式における非可換ハミルトニアン項の指数関数は、計算的正確性を損なわずに順序を入れ替え可能であるという事実を活用する。
• 順序感知のキュービットルーティングを導入し、キュービット移動を有利なゲートシーケンスに一致させることで、SWAP ゲートの挿入を最小化する。
• 順序感知のゲートスケジューリングを適用し、操作の順序を再編成することでアイドル時間を最小化し、並列処理を向上させる。
• 順序感知のゲート最適化を実施し、演算子順序の柔軟性を活用して、二量子ビットゲートの重複を統合または削減する。
• 低レベル変換に既存のコンパイルツールを統合し、高レベルのアプリケーション認識のパスにのみ焦点を当てる。
• CNOT、iSWAP、SYC などの異なるネイティブゲートセットとキュービット接続性グラフを持つ、複数のハードウェアターゲット（Google Sycamore、IBMQ Montreal、Rigetti Aspen）をサポートする。

実験結果

リサーチクエスチョン

• RQ1 2局所ハミルトニアンシミュレーションにおける演算子順序の柔軟性を、コンパイル段階で活用することで、SWAP ゲート数と回路の深さを低減できるか？
• RQ2 一般用途および既存のアプリケーション固有のコンパイラと比較して、順序感知コンパイルはゲート数、回路の深さ、忠実度の観点でどのように差をつけるか？
• RQ3 異なるネイティブゲートセットを持つ多様な量子ハードウェアアーキテクチャにおいて、順序感知最適化がオーバーヘッドをどの程度低減できるか？
• RQ4 標準のコンパイルフローと比較して、順序感知コンパイルは実際のNISQデバイスにおける実験的忠実度を向上させるか？
• RQ5 提案手法は、積公式に基づくアプローチにとどまらず、他の量子シミュレーションアルゴリズムへも一般化可能か？

主な発見

• 2QAN は、最新の一般用途およびアプリケーション固有のコンパイラと比較して、挿入されるSWAP ゲート数を最大11.5倍まで削減する。
• コンパイラはハードウェアゲート数のオーバーヘッドを最大68.5倍まで削減し、エラーを引き起こしやすい二量子ビットゲートの使用を顕著に低減する。
• 回路の深さは最大21倍まで短縮され、NISQデバイスにおけるデ coherent とノイズへの耐性が向上する。
• IBMQ Montreal デバイスでは、2QAN でコンパイルされたベンチマークが、すべてのテスト済みコンパイラの中で最高の実験的忠実度を達成した。
• 一部のアプリケーションでは、2QAN はゲートオーバーヘッドをゼロにまで低減し、追加のSWAP ゲートや最適化ゲートが不要になる。
• CNOT、iSWAP、SYC などの異なるネイティブゲートセットとキュービットトポロジーを持つ3つの異なる量子ハードウェアプラットフォームにおいて、2QAN は一貫したパフォーマンス向上を示した。