[論文レビュー] FERS-5200: a distributed Front-End Readout System for multidetector arrays

M. Venaruzzo, Andrea Abba+2 more|arXiv (Cornell University)|Oct 29, 2020

Advanced Semiconductor Detectors and Materials被引用数 4

ひとこと要約

FERS-5200 は、最大 128 台の FERS ユニットをダクタイルチェーン接続することで、8,192 チャネルにまでスケーラブルな分散型フロントエンドリードアウトプラットフォームであり、同期データ取得、低ジッタータイミング、複数の検出器タイプを可換ASICベースのフロントエンドでサポートする光学 TDlink を使用する。A5202 カードは CITIROC-1A ASIC を基盤としており、高感度モードで 1% 未満の ADC 非線形性と単一光電子感度を達成し、核物理学および素粒子物理学実験における高精度な分光測定とタイミングを可能にする。

ABSTRACT

The FERS-5200 is the new CAEN Front-End Readout System for large detector arrays. It consists in a compact, distributed and easy-deployable solution integrating front-end based on ASICs, A/D conversion, data processing, synchronization and readout. Using the appropriate Front-End the solution perfectly fits a wide range of detectors such as SiPMs, multianode PMTs, GEMs, Silicon Strip detectors, Wire Chambers, Gas Tubes, etc. The first member of the FERS family is the unit A5202, a 64 channel readout card for SiPMs, based on the CITIROC ASIC by Weeroc SaS. The Concentrator board DT5215 can manage the readout of up to 128 cards at once, that is 8192 readout channels in case of the A5202.

研究の動機と目的

• 核物理学および素粒子物理学実験における大規模検出器アレイ向けに、スケーラブルでコスト効率が良く、ジッターが小さいリードアウトシステムの需要を満たすため。
• SiPM、MA-PMT、GEM、シリコンストリップ検出器などの多様な検出器タイプを、交換可能な ASIC ベースのフロントエンドによりサポートするモジュラーなフロントエンドプラットフォームを開発するため。
• 統一されたハードウェアおよびデータ取得（DAQ）アーキテクチャにより、小規模な評価システムから大規模なインストールへのスムーズな移行を可能にするため。
• 光学 TDlink 通信を用いて、数千チャネルにわたる高チャネル密度、低消費電力、正確な同期を実現するため。
• ADC および ToT の非線形性の定量的特性評価を行い、単一光電子感度を実証するため。

提案手法

• FERS-5200 プラットフォームは、各 FERS ユニットが ASIC ベースのフロントエンド、ADC、TDC、FPGA、光学 I/O を内蔵するコンact 64 チャネルカードとして実装された分散アーキテクチャを採用しており、独立運用またはネットワーク接続によるダクタイルチェーン接続が可能である。
• 高速 6.25 Gbit/s の光学 TDlink プロトコルにより、最大 16 台の FERS ユニットがダクタイルチェーン接続され、クロック、制御コマンド、トリガー、データを伝送する。リードアウト帯域幅は 100 MB/s を超える。
• コンセントレーターボード DT5215 は、8 本の TDlink を介して最大 128 枚の FERS カードを管理し、1/10 GbE もしくは USB 3.0 を介した集中型制御およびデータ取得を可能にするスケーラブルな FERSnet アーキテクチャを実現する。
• A5202 カードは、SiPM リードアウト用に CITIROC-1A ASIC を使用しており、2 つのプログラム可能な可変増幅率プリアンプ（低増幅/高増幅）、高速および遅速ディクリシネータ、および時間超過閾値（ToT）測定に対応する 12 ビットフラッシュ ADC を備える。
• 共通のリファレンスクロックと TDlink を介した自動同期手順により、マルチチャネル用途に適した最小ジッターと決定論的なタイミングを実現する。
• 電荷注入テスト（パルス信号を用いた注入）および SiPM の LED 刺激を用いた評価により、ADC および ToT の非線形性を線形フィッティングおよび光電子単位での RMS 偏差を用いて分析する。

実験結果

リサーチクエスチョン

• RQ1 分散型フロントエンドリードアウトシステムは、低増幅モードおよび高増幅モードの両方で広動態範囲にわたり、1% 未満の ADC 非線形性を達成できるか？
• RQ2 CITIROC-1A ASIC を搭載した A5202 カードを用いた高増幅モードで、達成可能なエネルギー分解能と単一光電子感度は何か？
• RQ3 TDlink プロトコルは、最大 128 台の FERS ユニットが接続されたスケーラブルなネットワークにおいて、信頼性が高くジッターが小さい同期とデータ転送をどのように実現するか？
• RQ4 交換可能なフロントエンド ASIC やハイブリッド構成により、FERS-5200 プラットフォームはどれほど多様な検出器タイプをサポートできるか？
• RQ5 低増幅モードにおける時間超過閾値（ToT）測定の非線形性は何か？ また、ADC 応答と比較してどうなるか？

主な発見

• A5202 カードの ADC 非線形性は、低増幅モードおよび高増幅モードの両方で 0.5% ～ 1.5% の範囲に収まり、低増幅モードでは線形フィットの RMS が 6.8 p.e.、高増幅モードでは 0.34 p.e. であった。
• 低増幅モードにおける ToT 非線形性は 10% 以内であり、線形フィットの RMS は 47.2 p.e. であった。これは、タイミングおよび電荷測定にやや中程度のエネルギー分解能を示している。
• 高増幅モードでは単一光電子感度が達成可能であり、ADC の測定 RMS が 0.34 p.e. にとどまり、単一光電子レベルで 1% 未満の非線形性を示している。
• TDlink プロトコルは 100 MB/s を超えるリードアウト帯域幅をサポートし、1 本のリンクで最大 16 台の FERS ユニットをダクタイルチェーン接続可能であり、DT5215 コンセントレータは 128 枚のカード（8,192 チャネル）を 1 つのネットワークに接続可能である。
• 複数ユニット間での安定した同期が達成されており、高優先度の制御パケットによる影響でわずかな不確実な遅延が生じるが、自動同期手順により最小限に抑えられている。
• 同一の DAQ およびハードウェアアーキテクチャを用いて、小規模な評価から大規模なインストールへのシームレスな移行が可能である。