[論文レビュー] Parity-Check Polar Coding for 5G and Beyond

Huazi Zhang, Rong Li+6 more|arXiv (Cornell University)|Jan 11, 2018

Error Correcting Code Techniques参考文献 8被引用数 4

ひとこと要約

本稿では、5G以降の通信に適したハードウェアフレンドリーな統合的ソリューションとして、信頼性順序付け、レートマッチング、パリティーチェック符号化を統合したPC-Polar符号化を提案する。本手法は、さまざまな符号長およびレートにおいて優れた安定した性能を達成し、CA-Polarを最大0.8 dB優越するが、実装複雑性は著しく低減されている。

ABSTRACT

In this paper, we propose a comprehensive Polar coding solution that integrates reliability calculation, rate matching and parity-check coding. Judging a channel coding design from the industry's viewpoint, there are two primary concerns: (i) low-complexity implementation in application-specific integrated circuit (ASIC), and (ii) superior \& stable performance under a wide range of code lengths and rates. The former provides cost- \& power-efficiency which are vital to any commercial system; the latter ensures flexible and robust services. Our design respects both criteria. It demonstrates better performance than existing schemes in literature, but requires only a fraction of implementation cost. With easily-reproducible code construction for arbitrary code rates and lengths, we are able to report "1-bit" fine-granularity simulation results for thousands of cases. The released results can serve as a baseline for future optimization of Polar codes.

研究の動機と目的

• 信頼性順序付け、レートマッチング、パリティーチェック符号化を統合した包括的でハードウェアフレンドリーなPolar符号構成の不足を解消すること。
• 密度推定やガウス近似（GA）に基づく従来の手法の高い実装複雑性を克服し、ASICへの展開に不適切である問題を解決すること。
• 数千の符号長およびレートにわたる再現可能で細粒度な評価を提供し、将来的なPolar符号最適化のための信頼できる基準を確立すること。
• 任意の符号パrameterにおいて、逐次キャンセルリスト（SCL）デコーディング下でCA-Polarや他のパリティーチェック方式に比べて安定した性能向上を実現すること。

提案手法

• 計算コストの高いガウス近似（GA）や密度推定を避けるために、計算が軽量なパスウェイト（PW）近似を用いた決定論的で低複雑性の信頼性順序付け手法を提案する。
• 固定長のサイクリックシフトレジスタを導入し、低行重みサブチャネルからパリティーチェック（PC）ビットを構築することで、ハードウェア効率性と再現可能性を確保する。
• 母数符号長でない符号長に対し、バウンデッドレートスケーリング（BRS）レートマッチング方式を採用し、各パターンごとの信頼性再順序付けを回避して複雑性を低減する。
• パリティーチェック符号化をレートマッチングおよび信頼性順序付けと共同設計することで、任意の符号長およびレートにおいて相互適合性と性能安定性を確保する。
• PCビットを低行重みサブチャネルから選択する体系的構成を採用することで、誤り検出能力と符号距離の向上を図る。
• 母数符号長（N=2^n）と任意の符号長を両立できる統合フレームワークを採用し、広範な適用可能性を実現する。

実験結果

リサーチクエスチョン

• RQ1 実用的な5G展開に適した、信頼性順序付け、レートマッチング、パリティーチェック符号化を統合した低複雑性でハードウェアフレンドリーなPolar符号構成を設計可能か？
• RQ2 決定論的PCビット選択を採用するパリティーチェックベースPolar符号は、SCLデコーディング下で広範な符号長およびレートにおいてCA-Polarを上回る性能を示せるか？
• RQ3 簡素化された信頼性順序付け手法（PW）が、効率的なレートマッチングと組み合わせた場合、GAに匹敵する性能を維持できるか、特に性能劣化がないか？
• RQ4 提案手法PC-Polarの性能は、eBCH-PolarやPCCなどの既存のパリティーチェック方式と比較して、多様な符号構成においてどのように差がつくか？
• RQ5 4,700例にわたる細粒度シミュレーションにより、将来的なPolar符号最適化のための安定的かつ再現可能な性能基準を確立できるか？

主な発見

• PC-Polarは、4,700の符号構成において、16ビットCRCではCA-Polarを最大0.8 dB、8ビットCRCでは0.3 dB上回る性能向上を達成した。
• テストされたすべてのケースにおいてPC-PolarはCA-Polarを上回り、BLER = 10⁻³における利得は0.2 dBから1.0 dBの範囲で変動した。
• PC-Polarはすべての符号長およびレートで安定した性能を示したが、一部の既存手法（例：PCC）は特定の構成で性能劣化を示すことがあるのと対照的である。
• パスウェイト（PW）近似を用いた信頼性順序付けにより、実装複雑性を低減しつつGAに近い精度を維持でき、ASICフレンドリーな設計が可能になった。
• BRSレートマッチング方式により、母数符号長でない符号長に対しても効率的なレート互換性を実現し、QUPベースの手法よりも複雑性が低減された。
• 提案手法は任意の符号長およびレートにおいて完全に再現可能であり、将来的なPolar符号最適化のための信頼できる基準を提供する。