[論文レビュー] Voltron: Understanding and Exploiting the Voltage-Latency-Reliability Trade-Offs in Modern DRAM Chips to Improve Energy Efficiency

Kevin K. Chang, A. Giray Yağlıkçı+8 more|arXiv (Cornell University)|May 8, 2018

Low-power high-performance VLSI design参考文献 51被引用数 4

ひとこと要約

Voltron は、配列電源電圧をノーマルレベル未満にまで激しく低下させつつ、活性化、プレチャージ、リカバリの主要な DRAM 操作の遅延を動的に増加させることで信頼性を維持するランタイム DRAM エネルギー最適化機構である。Voltron は、メモリ集約的ワークロード全体で平均 10.5% の DRAM エネルギー削減と平均 7.3% のシステムエネルギー削減を達成し、パフォーマンス損失はわずか 1.8% にとどまる。これは、現代の DDR3L チップにおけるエネルギーと遅延のトレードオフを最適化するパフォーマンスモデルを活用することで実現された。

ABSTRACT

This paper summarizes our work on experimental characterization and analysis of reduced-voltage operation in modern DRAM chips, which was published in SIGMETRICS 2017, and examines the work's significance and future potential. We take a comprehensive approach to understanding and exploiting the latency and reliability characteristics of modern DRAM when the DRAM supply voltage is lowered below the nominal voltage level specified by DRAM standards. We perform an experimental study of 124 real DDR3L (low-voltage) DRAM chips manufactured recently by three major DRAM vendors. We find that reducing the supply voltage below a certain point introduces bit errors in the data, and we comprehensively characterize the behavior of these errors. We discover that these errors can be avoided by increasing the latency of three major DRAM operations (activation, restoration, and precharge). We perform detailed DRAM circuit simulations to validate and explain our experimental findings. We also characterize the various relationships between reduced supply voltage and error locations, stored data patterns, DRAM temperature, and data retention. Based on our observations, we propose a new DRAM energy reduction mechanism, called Voltron. The key idea of Voltron is to use a performance model to determine by how much we can reduce the supply voltage without introducing errors and without exceeding a user-specified threshold for performance loss. Our evaluations show that Voltron reduces the average DRAM and system energy consumption by 10.5% and 7.3%, respectively, while limiting the average system performance loss to only 1.8%, for a variety of memory-intensive quad-core workloads. We also show that Voltron significantly outperforms prior dynamic voltage and frequency scaling mechanisms for DRAM.

研究の動機と目的

• ノーマルレベル未満の供給電圧下における現代の DRAM チップの電圧-遅延-信頼性トレードオフを理解すること。
• 電圧スケーリングが DRAM の信頼性、遅延、データ保持時間、およびエラーのパターンに与える影響を特定すること。
• データ整合性を損なわせることなく、積極的な DRAM 電圧スケーリングを可能にする低コストのランタイム機構を設計すること。
• ユーザーが指定した範囲内でパフォーマンス損失を制約しつつ、システムのエネルギー消費量を最小限に抑えること。
• DRAM 操作における利用可能なトレードオフを明らかにすることで、新たなエネルギー効率の高いメモリシステム設計を可能にすること。

提案手法

• DRAM の供給電圧を制御し、タイミングパラメータを調整するため、SoftMC を使用した FPGA ベースのテストプラットフォームを構築した。
• 3 メーカーの 124 個の実際の DDR3L DRAM チップを用いて、さまざまな電圧、温度、データパターンの下で実験的特徴付けを実施した。
• 電圧-遅延-信頼性関係を実験的結果の妥当性を検証および説明するために SPICE 回路シミュレーションを用いた。
• 許容可能なパフォーマンス損失に基づき最適な電圧スケーリングレベルを決定するため、区分的線形パフォーマンスモデルを用いた Voltron の提案。
• メモリチャネル周波数を維持するため、周辺回路にはノーマル電圧を維持しつつ、DRAM アレイへの電圧スケーリングを選択的に適用した。
• 電圧の低下を補償し、ビットエラーを排除するために、活性化、プレチャージ、リカバリ操作の遅延を動的に増加させた。

実験結果

リサーチクエスチョン

• RQ1 DRAM の供給電圧をノーマルレベル未満に低下させると、現代の DDR3L チップにおける信頼性、遅延、データ保持時間にどのような影響を与えるか？
• RQ2 電圧の低下と DRAM データにおけるビットエラーの位置およびパターンとの関係は何か？
• RQ3 基本的な DRAM 操作（活性化、プレチャージ、リカバリ）の遅延を増加させることで、電圧スケーリングによって引き起こされるエラーを解消できるか？
• RQ4 DRAM システムにおいて、電圧スケーリング、パフォーマンス損失、エネルギー節約の最適なトレードオフは何か？
• RQ5 ランタイム機構は、電圧-遅延-信頼性トレードオフをどのように活用して、信頼性を損なわずエネルギーを削減できるか？

主な発見

• 供給電圧を 1.35V 未満に低下させると、DRAM データにビットエラーが発生し、電圧が低下するにつれてエラー率が上昇する。
• 活性化、プレチャージ、リカバリ操作の遅延を増加させることで、電圧に起因するビットエラーが解消され、安全な電圧スケーリングが可能になる。
• 電圧、エラーの位置、データパターンの間の関係は非一様であり、チップ固有のプロセスばらつきに依存する。
• Voltron は、さまざまなメモリ集約的ワークロード全体で平均 10.5% の DRAM エネルギー消費を削減し、システムエネルギーも 7.3% 削減した。
• Voltron は、わずか 1.8% の平均パフォーマンス損失でこれらの削減を達成し、DRAM における従来の動的電圧周波数スケーリング技術を著しく上回った。
• 実験的特徴付けにより、電圧スケーリングが広範な供給電圧範囲で安全に活用可能であることが明らかになった。これにより、メモリシステムにおける新たなエネルギー最適化の機会が得られた。