[논문 리뷰] Counterexample Guided Synthesis of Switched Controllers for Reach-While-Stay Properties

Hadi Ravanbakhsh, Sriram Sankaranarayanan|arXiv (Cornell University)|2015. 05. 05.

Formal Methods in Verification참고 문헌 39인용 수 10

한 줄 요약

이 논문은 다항 연속시간 시스템에서 도달하면서 유지(Reach-while-stay, RWS) 성질을 보장하는 스위치 제어기를 자동으로 생성하기 위한 반례 유도 유도적 합성(CEGIS) 프레임워크를 제안한다. SMT 해법을 통해 최소 체류 시간 제약 조건이 있는 제어 리아프노프 함수(CLFs)를 합성함으로써, 시스템이 목표 상태로 유한 시간 내에 수렴하고 안전 영역 내에 머물도록 보장하며, 20개의 벤치마크 중 18개에서 성공적인 합성을 달성하고 기존 도구들에 비해 상당한 속도 향상을 이룬다.

ABSTRACT

We introduce a counter-example guided inductive synthesis (CEGIS) framework for synthesizing continuous-time switching controllers that guarantee reach while stay (RWS) properties of the closed loop system. The solution is based on synthesizing specially defined class of control Lyapunov functions (CLFs) for switched systems, that yield switching controllers with a guaranteed minimum dwell time in each mode. Next, we use a CEGIS-based approach to iteratively solve the resulting quantified exists-forall constraints, and find a CLF. We introduce relaxations to guarantee termination, as well as heuristics to increase convergence speed. Finally, we evaluate our approach on a set of benchmarks ranging from two to six state variables. Our evaluation includes a preliminary comparison with related tools. The proposed approach shows the promise of nonlinear SMT solvers for the synthesis of provably correct switching control laws.

연구 동기 및 목표

• 다항 스위치 시스템에서 연속 역학을 갖는 시스템에 대해 도달하면서 유지(RWS) 성질을 보장하는 스위칭 제어기를 자동으로 합성하는 것.
• 연속시간 시스템에서 제로 비헤이비어를 방지하기 위해 각 모드에서 최소 체류 시간을 강제하는 제어기를 보장하는 것.
• 양적 존재-전칭 제약 조건을 만족하는 제어 리아프노프 함수(CLFs)를 반복적으로 찾는 CEGIS 기반 합성 절차를 개발하는 것.
• 알고리즘적 정밀화를 통해 CEGIS 루프의 유한 종료를 보장하고 히우리스틱 워니스 선택을 통해 수렴을 향상시키는 것.
• 20개의 시스템으로 구성된 벤치마크 세트에서 접근법을 평가하여 스케일러비리티와 최신 기술 도구들에 대한 경쟁력을 입증하는 것.

제안 방법

• 이 방법은 시스템 궤적이 목표 집합에 도달하면서 안전 집합 내에 머물도록 보장하는 제어 리아프노프 함수(CLF)를 반복적으로 탐색하기 위해 반례 유도 유도적 합성(CEGIS) 루프를 사용한다.
• CLF 합성 문제를 연속 상태 변수와 제어 입력에 대한 존재적 및 전칭 기호를 포함하는 양적 제약 만족 문제로 공식화한다.
• CEGIS 루프는 후보 CLF를 생성하고 SMT 솔버를 사용하여 그 유효성을 검증하는 방식으로 번갈아가며 작동한다—선형 산술에는 Z3, 비선형 산술에는 dReal을 사용한다.
• 종료를 보장하기 위해, 잘못된 반례가 존재하는 상황에서 무한 루프를 방지하기 위해 검색 공간을 제한하는 알고리즘적 정밀화를 도입한다.
• 반례 분석 중 더 나은 워니스 점을 선택하기 위한 히우리스틱을 적용하여 CEGIS 루프의 수렴 속도를 가속화한다.
• 각 제어 모드가 무한소가 아닌 기간 동안 활성화되도록 보장하기 위해 최소 체류 시간 제약 조건을 CLF 조건에 통합한다.

실험 결과

연구 질문

• RQ1 SMT 해법과 제어 리아프노프 함수를 사용하여, 정확한 안전성과 생존성 보장을 보장하는 CEGIS 기반 프레임워크를 연속시간 스위치 시스템에서 도달하면서 유지(RWS) 성질을 갖는 스위칭 제어기를 합성하기 위해 적응시킬 수 있는가?
• RQ2 스위치 시스템에서 제로 비헤이비어를 방지하기 위해 최소 체류 시간 제약 조건 하에 제어 리아프노프 함수(CLFS)를 어떻게 합성할 수 있는가?
• RQ3 연속적이고 무한차원 함수 공간을 탐색할 때, CEGIS 루프의 유한 종료를 보장하기 위해 필요한 개선 사항은 무엇인가?
• RQ4 기존 도구들과 비교하여, 최대 6개의 상태 변수를 갖는 다항 시스템에 대해 제안된 방법이 CLF 합성에 얼마나 효과적인가?
• RQ5 dReal과 같은 비선형 SMT 솔버는 정확성과 성능를 유지하면서 실용적인 RWS 제어기 합성 문제에 스케일링 가능한가?

주요 결과

• 제안된 CEGIS 기반 방법은 20개의 벤치마크 시스템 중 18개에서 유효한 제어 리아프노프 함수(Clf)를 성공적으로 합성하였다. 이는 최대 6개의 상태 변수를 갖는 시스템을 포함한다.
• 기존 도구들에 비해 상당한 속도 향상을 달성하였으며, 특히 유한 추상화 구축이 런타임을 지배하는 문제에서는 더 큰 성능 향상을 보였다. 이는 명시적 추상화를 완전히 회피하기 때문이다.
• 카트 위의 역진자 시스템(ID 7)의 경우, 최소 체류 시간 0.0002초를 갖는 CLF를 계산하여 목표 영역으로의 수렴이 안전 범위 내에서 보장되었다.
• 두 개의 더 큰 벤치마크에서 시간 초과가 발생했는데, 이는 dReal을 사용한 비선형 SMT 해법의 높은 계산 비용 때문이며, 현재 스케일러비리티의 한계로 나타났다.
• 초기 비교 결과, 8개의 비교 가능한 벤치마크에서 CoSyMA와 PESSOA에 비해 더 빠른 런타임을 기록했으며, 유한 상태 추상화가 필요 없었다.
• 비선형 SMT 솔버가 다항 시스템에서 RWS 목표를 위한 정확한 제어기 합성에 있어 잠재력을 보여주었으며, 특히 RWS 목표에 있어 유망한 방향성을 제시하였다.