[논문 리뷰] Function Interface Models for Hardware Compilation: Types, Signatures, Protocols

Dan R. Ghica|ArXiv.org|2009. 07. 04.

Embedded Systems Design Techniques참고 문헌 27인용 수 5

한 줄 요약

이 논문은 게임 의미론을 사용하여 정확하고 조합 가능하며 동시성 있는 하드웨어 합성이 가능한 공식적인 기능 인터페이스 모델(FIM)을 제안한다. 안전한 자원 접근을 보장하고 고계 함수를 지원하는 표준 인터페이스 프로토콜(SRA)을 정의함으로써, 고수준 코드로부터 자동으로 올바른 하드웨어 생성이 가능해지며, 이는 12개의 뉴런으로 구성된 신경망을 FPGA에 최소한의 자원 사용으로 컴파일한 작동 가능한 프로토타입을 통해 입증되었다.

ABSTRACT

The problem of synthesis of gate-level descriptions of digital circuits from behavioural specifications written in higher-level programming languages (hardware compilation) has been studied for a long time yet a definitive solution has not been forthcoming. The argument of this essay is mainly methodological, bringing a perspective that is informed by recent developments in programming-language theory. We argue that one of the major obstacles in the way of hardware compilation becoming a useful and mature technology is the lack of a well defined function interface model, i.e. a canonical way in which functions communicate with arguments. We discuss the consequences of this problem and propose a solution based on new developments in programming language theory. We conclude by presenting a prototype implementation and some examples illustrating our principles.

연구 동기 및 목표

• 신뢰할 수 있는 컴ponent 통합을 위한 장기적인 과제인 하드웨어 컴파일링에서 표준 기능 인터페이스 모델(FIM)의 부재를 해결하기 위해.
• 기존 하드웨어 컴파일러가 안전한 동시성, 고계 함수, 모듈러 컴파일링을 지원하지 못하는 한계를 극복하기 위해.
• 프로그래밍 언어 이론에 영감을 받은 공식적이고 유형 이론 기반의 하드웨어 컴파일링 기반을 구축하기 위해.
• 고수준의 행동 사양로부터 자동으로 올바른 하드웨어 회로를 합성할 수 있도록 하기 위해.
• 명확하게 정의된 FIM이 복잡하고 동시성 있으며 조합 가능한 하드웨어 설계를 최소한의 런타임 오버헤드로 지원할 수 있는지 여부를 입증하기 위해.

제안 방법

• 게임 의미론을 공식 모델로 사용하여 기능 인터페이스를 정의함으로써, 완전한 추상화와 함께 정확한 합성 보장.
• 함수 호출을 위한 표준 액세스 프로토콜로 SRA(전송-요청-확인) 프로토콜을 도입하여 순서화 및 안전한 자원 공유를 강제.
• 고계 함수를 지원하고 컴파일 타임에 인터페이스 계약을 강제하는 게임 의미론 기반의 유형 체계 정의.
• SRA 프로토콜을 사용하여 공유 하드웨어 컴포넌트에 대한 액세스를 중개하는 경량의 활성화 관리자(AM) 설계. 버스나 NoC와 같은 복잡한 인터커넥트를 피함.
• 고수준 코드를 게이트 수준 넷리스트로 변환하는 프로토타입 컴파일러를 적용하여 의미론적 정확성을 유지.
• 트레이스 분석과 공식적 검증을 사용하여 동시 함수 호출에서의 데드락과 경쟁 조건을 탐지하고 방지.

실험 결과

연구 질문

• RQ1 하드웨어 컴파일링을 위한 표준 기능 인터페이스 모델(FIM)을 어떻게 정의할 수 있을까? 이는 안전하고 조합 가능한 컴ponent 통합을 보장하기 위해.
• RQ2 공유 하드웨어 컴포넌트에 대한 동시 액세스를 안전하게 관리하기 위해 어떤 프로토콜이 필요한가? 이는 정확성과 성능을 유지하면서.
• RQ3 게임 의미론이 고계 함수와 완전한 추상화를 지원하는 하드웨어 컴파일링을 위한 공식적 기반을 제공할 수 있는가?
• RQ4 중앙 조정자나 복잡한 인터커넥트 없이 활성화 관리자를 어떻게 설계할 수 있을까? 이는 하드웨어 모듈을 효율적으로 공유하기 위해.
• RQ5 FIM 기반 접근 방식이 얼마나 모듈러하고 별도 컴파일 가능하며 상호 운용 가능한 하드웨어 컴포넌트를 가능하게 할 수 있는가?

주요 결과

• 제안된 SRA 프로토콜은 엄격한 순서화와 채널 규칙을 강제함으로써, 중첩 및 동시 함수 호출에서 데드락과 경쟁 조건을 성공적으로 방지한다.
• 게임 의미론 기반 FIM을 기반으로 한 프로토타입 컴파일러는 스파르탄 XC3S200 FPGA에 12개 뉴런의 역전파 신경망을 성공적으로 합성하였으며, 사용 가능한 플립플롭의 10%, LUT의 13%, 슬라이스의 19%만을 사용하였다.
• 구현 결과는 디지털 설계 교육을 받지 않은 학부생이 고수준 코드 167줄로도 성공적으로 기능하는 FPGA 설계를 생성할 수 있음을 보여주었다.
• 이 방법은 버스나 NoC와 같은 복잡한 인터커넥트를 요구하지 않아 면적과 타이밍 오버헤드를 감소시키며, 정확하고 조합 가능한 하드웨어 합성을 가능하게 한다.
• 게임 의미론 기반의 공식적 유형 체계는 잘못된 타입이나 안전하지 않은 상호작용을 컴파일 타임에 제거함으로써 신뢰성을 향상시킨다.
• 이 접근 방식은 고계 함수와 안전한 동시성을 지원하여 기존의 C-to-gate 컴파일러가 겪는 주요 한계를 극복한다.