[논문 리뷰] Hardware Implementation of TDES Crypto System with On Chip Verification in FPGA

Prasun Ghosal, Malabika Biswas외 1명|arXiv (Cornell University)|2010. 02. 25.

Cryptographic Implementations and Security참고 문헌 2인용 수 3

한 줄 요약

이 논문은 Xilinx Virtex-5 (XCVLX5110T) FPGA에서 VHDL를 사용하여 트리플 DES(TDES) 암호화 및 복호화 시스템의 고속·소형 하드웨어 구현을 제시한다. 주요 기여는 Chipscope Pro를 이용한 온칩 검증과 함께, 여러 가지 Xilinx FPGA 패밀리에 걸친 광범위한 시뮬레이션 및 합성으로, 안정적이고 효율적인 TDES 성능을 입증함으로써 보안 통신 시스템에 적합함을 보여준다.

ABSTRACT

Security issues are playing dominant role in today's high speed communication systems. A fast and compact FPGA based implementation of the Data Encryption Standard (DES) and Triple DES algorithm is presented in this paper that is widely used in cryptography for securing the Internet traffic in modern day communication systems. The design of the digital cryptographic circuit was implemented in a Vertex 5 series (XCVLX5110T) target device with the use of VHDL as the hardware description language. In order to confirm the expected behavior of these algorithms, the proposed design was extensively simulated, synthesized for different FPGA devices both in Spartan and Virtex series from Xilinx viz. Spartan 3, Spartan 3AN, Virtex 5, Virtex E device families. The novelty and contribution of this work is in three folds: (i) Extensive simulation and synthesis of the proposed design targeted for various FPGA devices, (ii) Complete hardware implementation of encryption and decryption algorithms onto Virtex 5 series device (XCVLX5110T) based FPGA boards and, (iii) Generation of ICON and VIO core for the design and on chip verification and analyzing using Chipscope Pro. The experimental as well as implementation results compared to the implementations reported so far are quite encouraging.

연구 동기 및 목표

• 고속 통신 시스템에 적합한 빠르고 소형의 TDES 암호화 알고리즘 하드웨어 구현을 개발하기 위해.
• 실시간 모니터링 및 검증을 가능하게 하기 위해 Chipscope Pro를 이용한 신뢰성 있는 온칩 검증을 가능하게 하기 위해.
• Spartan 및 Virtex 시리즈를 포함한 여러 가지 Xilinx FPGA 패밀리에서 TDES 설계의 성능을 평가하고 비교하기 위해.
• 하드웨어 배포 이전에 광범위한 시뮬레이션 및 합성을 통해 기능 정확성과 견고성을 확보하기 위해.

제안 방법

• TDES 암호화 및 복호화 알고리즘은 Xilinx Virtex-5 (XCVLX5110T) FPGA 장치를 대상으로 VHDL로 구현되었다.
• 설계는 Spartan 3, Spartan 3AN, Virtex 5, Virtex E를 포함한 여러 FPGA 패밀리에서 시뮬레이션 및 합성되었다.
• Chipscope Pro를 이용한 온칩 디버깅 및 실시간 신호 모니터링을 위해 ICON 및 VIO 코어가 생성되었다.
• 암호 처리의 처리량을 최적화하고 지연을 감소시키기 위해 파이프라인 아키텍처가 사용되었다.
• 기능 검증은 행동 수준, RTL 수준 및 포스트 플레이스앤라우트 수준에서 수행되어 정확성을 보장하였다.
• 실제 FPGA 하드웨어에서 Chipscope Pro를 통한 테스트 벡터 및 실시간 신호 분석을 이용하여 설계가 검증되었다.

실험 결과

연구 질문

• RQ1 현대 FPGA에서 고속·소형 TDES 하드웨어 구현을 어떻게 효율적으로 실현할 수 있는가?
• RQ2 다양한 Xilinx FPGA 패밀리에서 TDES 설계의 성능 및 자원 활용도는 어떠한가?
• RQ3 Chipscope Pro를 이용한 온칩 검증은 실시간으로 TDES 설계의 기능 정확성을 효과적으로 검증할 수 있는가?
• RQ4 속도, 면적 및 신뢰성 측면에서 기존의 TDES 구현과 비교해 본다면 제안된 설계는 어떠한가?

주요 결과

• 효율적인 파이프라인화와 최적화된 하드웨어 아키텍처 덕분에 고처리량 및 저지연을 달성한 TDES 설계가 성취되었다.
• Xilinx Virtex-5 (XCVLX5110T) FPGA 장치에서 성공적으로 합성 및 구현되었으며, 기능 검증이 완료되었다.
• ICON 및 VIO 코어를 이용한 온칩 검증을 통해 Chipscope Pro를 통한 내부 신호의 실시간 모니터링 및 검증이 가능했다.
• Spartan 및 Virtex 시리즈를 포함한 여러 FPGA 패밀리에서 일관된 성능과 기능 정확성이 입증되었다.
• 실험 결과는 제안된 TDES 구현이 보안 통신 응용 분야에서 신뢰성 있고 효율적임을 확인하였다.