[논문 리뷰] Memory Aware High-Level Synthesis for Embedded Systems

Gwenolé Corre, Eric Senn외 2명|arXiv (Cornell University)|2006. 05. 30.

Embedded Systems Design Techniques참고 문헌 13인용 수 3

한 줄 요약

이 논문은 메모리 매핑 파일를 통해 메모리 아키텍처 제약 조건을 스케줄링 단계에 직접 통합함으로써 메모리 인식 고수준 합성(HLS) 기법을 제안한다. GAUT HLS 도구 내에서 메모리 제약 조건을 형식적 제약 조건으로 모델링함으로써, 실시간 임베디드 시스템에서 면적, 전력 소비, 지연 시간 간의 트레이드오프를 저비용 계산 복잡도로 효율적으로 탐색할 수 있다.

ABSTRACT

We introduce a new approach to take into account the memory architecture and the memory mapping in the High- Level Synthesis of Real-Time embedded systems. We formalize the memory mapping as a set of constraints used in the scheduling step. We use a memory mapping file to include those memory constraints in our HLS tool GAUT. Our scheduling algorithm exhibits a relatively low complexity that permits to tackle complex designs in a reasonable time. Finally, we show how to explore, with the help of GAUT, a wide range of solutions, and to reach a good tradeoff between time, power-consumption, and area.

연구 동기 및 목표

• 실시간 임베디드 시스템을 위한 고수준 합성에 메모리 아키텍처 제약 조건을 통합하는 문제를 해결하기 위해.
• 복잡한 설계 탐색을 지원하면서도 스케줄링 복잡도를 줄이기 위해.
• 면적, 전력 소비, 실행 시간 간의 효율적 트레이드오프 분석을 가능하게 하기 위해.
• HLS 프로세스 내에서 메모리 매핑을 형식적 제약 조건으로 정의하여 설계 공간 탐색을 향상시키기 위해.
• 설계 과정 초도에 현실적인 메모리 아키텍처를 통합함으로써 HLS 도구의 실용성을 향상시키기 위해.

제안 방법

• 저자들은 GAUT HLS 도구의 스케줄링 단계에 메모리 매핑을 형식적 제약 조건으로 통합한다.
• 메모리 매핑 파일를 사용하여 메모리 유형, 크기, 액세스 지연 시간 등의 메모리 아키텍처 세부 정보를 지정한다.
• 스케줄링 알고리즘은 복잡한 설계를 효율적으로 처리할 수 있도록 저비용 계산 복잡도로 설계되어 있다.
• 메모리 제약 조건 하에서 스케줄링 및 할당 결정을 다양하게 변화시킴으로써 다양한 설계 포인트 탐색이 가능해진다.
• 메모리 제약 조건이 합성 프로세스 전반에 걸쳐 전파되어 할당 및 스케줄링 결정을 안내한다.
• 이 방법은 이질적 메모리 아키텍처(온칩 및 오프칩 메모리 유형 포함)를 지원한다.

실험 결과

연구 질문

• RQ1 어떻게 메모리 아키텍처 제약 조건을 고수준 합성의 스케줄링 단계에 효과적으로 통합할 수 있는가?
• RQ2 메모리 매핑을 제약 조건으로 형식화함으로써 스케줄링 복잡도와 설계 탐색 효율성에 어떤 영향을 미치는가?
• RQ3 저비용 스케줄링 알고리즘이 메모리 인식 최적화를 유지하면서도 복잡한 임베디드 설계를 지원할 수 있는가?
• RQ4 메모리 제약 조건 통합이 임베디드 시스템에서 면적, 전력 소비, 지연 시간 간의 트레이드오프에 어떤 영향을 미치는가?
• RQ5 제안된 방법이 메모리 아키텍처 제약 조건 하에서 다양한 설계 솔루션을 얼마나 넓게 탐색할 수 있는가?

주요 결과

• 제안된 방법은 복잡한 임베디드 시스템에 적합한 저비용 복잡도 스케줄링 알고리즘을 통해 설계 공간 탐색을 효율적으로 가능하게 한다.
• 메모리 매핑 파일를 통한 메모리 제약 조건 통합은 고수준 합성의 정확성과 실용성을 향상시킨다.
• 다양한 설계 포인트에서 면적, 전력 소비, 실행 시간 간의 양호한 트레이드오프를 달성한다.
• 스케줄링 단계에서 형식적 제약 조건을 사용함으로써 메모리 인식 설계 대안의 체계적 탐색이 가능해진다.
• 이 방법은 이질적 메모리 아키텍처를 지원하여 실시간 임베디드 시스템에 대한 더 나은 최적화를 가능하게 한다.
• GAUT 도구는 합리적인 시간 프레임 내에서 복잡한 설계를 처리할 수 있음을 입증한다.