[논문 리뷰] Synthesis of AMBA AHB from Formal Specification

Yashdeep Godhal, Krishnendu Chatterjee외 1명|arXiv (Cornell University)|2010. 01. 16.

Formal Methods in Verification참고 문헌 8인용 수 3

한 줄 요약

이 논문은 성능 사양 언어(PSL)와 GR(1) 합성 기법을 사용하여 완전한 AMBA AHB 프로토콜(버티브러, 마스터, 슬레이브 구성 요소 포함)에 대한 형식적 합성 방법을 제시한다. 형식적 사양을 정교화함으로써 합성 시간과 게이트 수에 순서 수준의 향상을 이룩하였으며, 체계적인 사양 작성 방식이 산업용 프로토콜에 대해 자동으로, 컴act하게, 설계 오류가 없는 하드웨어 생성을 가능하게 한다는 것을 입증한다.

ABSTRACT

The standard procedure for hardware design consists of describing circuit in a hardware description language at logic level followed by extensive verification and logic-synthesis. However, this process consumes significant time and needs a lot of effort. An alternative is to use formal specification language as a high-level hardware description language and synthesize hardware from formal specification. Bloem et.al. gave formal specifications and synthesize the AMBA AHB Arbiter. Our contributions are as follows:(1) We present more complete and compact formal specifications for the AMBA AHB Arbiter, and obtain significant (order of magnitude) improvement in synthesis results (both with respect to time and the number of gates of the synthesize circuit); (2) we present formal specification and synthesize to generate compact circuits for the remaining two components of the AMBA AHB protocol, namely, the AMBA AHB Master and AMBA AHB Slave; and (3) from the lessons learnt we present few principles for writing formal specifications for efficient hardware synthesis. Thus with intelligently written complete formal specifications we are able to automatically synthesize an important and widely used industrial protocol.

연구 동기 및 목표

• 형식적 사양에서부터 완전하고 산업용 수준의 하드웨어 프로토콜을 체계적으로 합성하는 방법을 개발한다.
• 형식적 사양의 정교화를 통해 AMBA AHB 프로토콜의 합성 효율성과 회로의 컴팩트함을 향상시킨다.
• 이전 연구가 버티브러에 국한되어 있었음을 감안할 때, 이번에는 처음으로 AHB 마스터와 슬레이브 구성 요소를 형식적 사양에서 합성한다.
• 확장 가능하고 성능이 뛰어난 하드웨어 합성을 가능하게 하는 효율적인 형식적 사양 작성 원칙을 도출한다.

제안 방법

• 버티브러, 마스터, 슬레이브에 대한 형식적 사양는 안전성 및 생존성 성질에 중점을 두어 성능 사양 언어(PSL)로 표현된다.
• 합성 과정은 GR(1) 실현 가능성 및 합성 기법을 활용하며, 이는 광범위한 반응형 시스템에 대해 다항식 시간 내에 합성할 수 있도록 한다.
• 사양은 반복적으로 정교화된다: 간단한 설계(예: 1비트 데이터 폭)에서 시작하여 점차 복잡성을 증가시켜 최종 기능을 달성한다.
• 보조 신호를 도입하여 AHB 슬레이브에서 메모리 상호작용과 같은 복잡한 행동을 모델링함으로써 사양의 표현력과 합성 가능성 향상.
• 최종 사양는 Anzu 도구를 사용해 게이트 수준의 회로로 자동으로 합성되며, 이후 ABC를 통해 면적 최적화가 수행된다.
• 합성 결과는 실행 시간, 게이트 수, 회로 면적 기준으로 평가되며, 이전 연구와의 비교 분석을 포함한다.

실험 결과

연구 질문

• RQ1 완전하고 산업용 수준의 AMBA AHB 프로토콜을 형식적 사양에서 자동으로 합성할 수 있는가?
• RQ2 형식적 사양를 어떻게 구성하면 효율적이고 컴팩트한 하드웨어 합성을 달성할 수 있는가?
• RQ3 제어 중심 구성 요소인 AHB 마스터와 슬레이브를 합성할 때 발생하는 주요 과제는 무엇이며, 이를 어떻게 해결할 수 있는가?
• RQ4 사양 단순화와 점진적 정교화가 합성 성능 향상에 얼마나 기여하는가?

주요 결과

• AHB 슬레이브의 합성은 21.5초가 소요되었으며, 214개의 게이트와 429제곱 단위 면적의 회로를 생성하여 매우 컴팩트한 결과를 보였다.
• 정교화된 형식적 사양 덕분에 AHB 버티브러의 합성 시간과 게이트 수가 이전 연구 대비 순서 수준으로 향상되었다.
• 이번 연구는 이전에 버티브러에 국한되었던 합성 연구 범위를 처음으로 확장하여 AHB 마스터와 슬레이브도 형식적 사양에서 합성하였다.
• 보조 신호의 사용은 메모리 액세스 및 데이터 락킹과 같은 복잡한 행동을 모델링하는 데 있어 사양의 표현력과 실현 가능성 향상에 크게 기여하였다.
• 단순화된 모델에서 시작하여 점진적으로 복잡성을 증가시키는 반복적 사양 정교화 과정이 효율적 합성 달성에 필수적이었다.
• 구조적 사양 작성 및 이벤트 순서 모델링과 같은 경험에서 도출된 교훈들은 효율적인 형식적 하드웨어 합성에 실용적인 원칙을 제공한다.