[論文レビュー] A Generic Compilation Strategy for the Unitary Coupled Cluster Ansatz
この論文は、NISQデバイスにおけるVariational Quantum Eigensolver (VQE)アルゴリズムのユニタリ・カップルドクラスター (UCC) アンザッツ回路のための汎用的コンパイル戦略を提示する。パウリ指数関数的項を互いに可換な集合に分割し、クリフォード回路で対角化し、位相多項式を用いて合成することで、回路の深さと CNOT ゲート数を削減する。この手法により、さまざまな分子、キュービット符号化、基底関数について、ナードな合成と比較して平均で75.4%の CNOT 深さ削減と最大89.9%の削減が達成された。
We describe a compilation strategy for Variational Quantum Eigensolver (VQE) algorithms which use the Unitary Coupled Cluster (UCC) ansatz, designed to reduce circuit depth and gate count. This is achieved by partitioning Pauli exponential terms into mutually commuting sets. These sets are then diagonalised using Clifford circuits and synthesised using the phase polynomial formalism. This strategy reduces cx depth by 75.4% on average, and by up to 89.9%, compared to naive synthesis for a variety of molecules, qubit encodings and basis sets.
研究の動機と目的
- NISQデバイスにおけるユニタリ・カップルドクラスター・アンザッツを用いたVQEアルゴリズムの回路深さと2キュービットゲート数を低減すること。
- ノイズによる誤差とキュービットのデコherenceへの露出を減らすために、ノイズの発生しやすい2キュービットゲート数を最小限に抑えること。
- 任意のトロッター化指数関数から導かれるUCCベースのアンザッツに適用可能な、符号化に依存しない汎用的コンパイル戦略を開発すること。
- クリフォード回路と位相多項式を用いて、低深さで高精度な量子回路を効率的に合成すること。
- NISQおよびフォールトトレランス量子計算における測定数の削減とアーキテクチャに配慮した合成を可能にすること。
提案手法
- グラフ彩色ヒューリスティクスを用いて、パウリ指数関数的項を互いに可換な集合に分割し、回路深さを最小化すること。
- 各可換集合をクリフォード回路で対角化し、位相多項式形式による効率的合成を可能にすること。
- 対角化されたパウリ指数関数を位相多項式を用いて合成し、1キュービットおよび2キュービットゲートの低深さシーケンスを生成すること。
- 計算コストと回路深さの削減のバランスを取るために、近似的なグラフ彩色のヒューリスティクスを適用すること。
- 位相多項式の構造を活用し、フォールトトレランス環境下での T カウントと T 深さの最適化を可能にすること。
- t|ket⟩コンパイラにこの戦略を実装し、実際の分子と符号化方式を用いた性能ベンチマークを実施すること。
実験結果
リサーチクエスチョン
- RQ1UCCアンザッツ回路内のパウリ指数関数的項は、可換な集合に分割可能であり、これにより回路深さとゲート数を低減できるか?
- RQ2クリフォード対角化と位相多項式合成は、UCCベースのVQE回路におけるCNOT深さをどの程度まで削減できるか?
- RQ3提案されたコンパイル戦略は、異なる分子、基底関数、キュービット符号化において、ナードな合成と比較してどのように異なるか?
- RQ4この戦略は、デジタルハミルトニアンシミュレーションに用いられるような、他のプロダクトフォーミュラ回路にも一般化可能か?
- RQ5このアプローチは、NISQデバイスにおける測定数の削減とアーキテクチャに配慮した合成の実現にどの程度の可能性を秘めているか?
主な発見
- このコンパイル戦略により、さまざまな分子と符号化方式において、ナードな合成と比較して平均で75.4%のCNOT深さ削減と最大89.9%の削減が達成された。
- 最大の削減はジョルダン=ウィグナー符号化で観察され、この符号化では可換構造がより顕著に現れていることが示唆された。
- この手法は汎用的であり、k-UpCCGSD、UCCGSD、パリティ無視型UCC変種、さらにはハミルトニアンシミュレーション用のプロダクトフォーミュラ回路に対しても適用可能である。
- 可換パウリ集合を対角化するクリフォード回路を生成することで、同時にZ基底測定が可能になるため、測定数の効率的削減が可能になった。
- トポロジカル制約付きの位相多項式回路を可能にすることで、SWAPネットワークと比較してCNOT数を削減できるため、アーキテクチャに配慮した合成が可能になった。
- フォールトトレランス環境下では、2キュービットゲート数と深さが削減され、非クリフォードゲートの優先度が低いにもかかわらず、サーフェスコードベースのデバイスにおいても価値が保たれる。
より良い研究を、今すぐ始めましょう
論文の読解から最終レビューまで、研究時間を劇的に削減しましょう。
クレジットカード登録不要
このレビューはAIが作成し、人間の編集者が確認しました。