[论文解读] A Touch of Evil: High-Assurance Cryptographic Hardware from Untrusted Components

Vasilios Mavroudis, Andrea Cerulli+4 more|arXiv (Cornell University)|Sep 12, 2017

Physical Unclonable Functions (PUFs) and Hardware Security被引用 5

一句话总结

本文提出Myst，一种高保障性密码硬件架构，利用商用现成（COTS）安全密码处理器与门限密码学技术，在多个组件被恶意或故障破坏的情况下仍能实现强安全性。通过将秘密和计算分布在多种异构、不可信的集成电路（IC）上，Myst确保攻击者必须攻破所有组件才能成功，从而实现接近完美的后门容错能力，且计算开销低于1%。

ABSTRACT

The semiconductor industry is fully globalized and integrated circuits (ICs) are commonly defined, designed and fabricated in different premises across the world. This reduces production costs, but also exposes ICs to supply chain attacks, where insiders introduce malicious circuitry into the final products. Additionally, despite extensive post-fabrication testing, it is not uncommon for ICs with subtle fabrication errors to make it into production systems. While many systems may be able to tolerate a few byzantine components, this is not the case for cryptographic hardware, storing and computing on confidential data. For this reason, many error and backdoor detection techniques have been proposed over the years. So far all attempts have been either quickly circumvented, or come with unrealistically high manufacturing costs and complexity. This paper proposes Myst, a practical high-assurance architecture, that uses commercial off-the-shelf (COTS) hardware, and provides strong security guarantees, even in the presence of multiple malicious or faulty components. The key idea is to combine protective-redundancy with modern threshold cryptographic techniques to build a system tolerant to hardware trojans and errors. To evaluate our design, we build a Hardware Security Module that provides the highest level of assurance possible with COTS components. Specifically, we employ more than a hundred COTS secure crypto-coprocessors, verified to FIPS140-2 Level 4 tamper-resistance standards, and use them to realize high-confidentiality random number generation, key derivation, public key decryption and signing. Our experiments show a reasonable computational overhead (less than 1% for both Decryption and Signing) and an exponential increase in backdoor-tolerance as more ICs are added.

研究动机与目标

• 解决在全球化集成电路制造中供应链攻击与硬件木马带来的关键安全风险。
• 克服现有检测与防护技术的局限性，这些技术往往脆弱且在实际部署中成本过高。
• 提供一种实用且可扩展的高保障性密码硬件解决方案，即使多个组件被攻破，系统依然安全。
• 通过在多种不可信IC之间分散信任，实现对由COTS组件构建的密码系统的信任，而无需依赖可信制造工艺。

提出的方法

• 采用基于冗余的架构，将密码学秘密与计算分布在多个异构COTS安全密码处理器之间。
• 使用门限密码学（如门限秘密共享）确保单个组件无法单独获取完整秘密或单独操纵结果。
• 在IC之间集成多数投票机制，以检测并拒绝故障或恶意输出。
• 利用经FIPS 140-2 Level 4认证的COTS安全密码处理器，确保组件级别的抗篡改能力与高保障性。
• 设计一种系统，使所有密码学操作——包括随机数生成、密钥派生、解密与签名——均以分布式、容错方式执行。
• 在基于FPGA的定制板卡上实现系统，使用120个COTS智能卡评估实际性能与安全保证。

实验结果

研究问题

• RQ1 能否仅使用不可信的商用现成（COTS）组件构建高保障性密码系统，而无需依赖可信制造工艺？
• RQ2 如何结合门限密码学与冗余机制，在多个恶意或故障IC存在的情况下实现后门容错？
• RQ3 在保持强安全保证的前提下，将密码学操作分布在大量COTS组件上，其实际性能开销是多少？
• RQ4 增加IC数量在多大程度上提升了对硬件木马与未检测错误的抵抗能力？
• RQ5 该系统能否在不依赖定制或可信硬件的前提下，实现FIPS 140-2 Level 4认证？

主要发现

• 与单点故障系统相比，Myst架构在解密与签名操作上的计算开销均低于1%。
• 随着IC数量的增加，系统在后门容错能力方面表现出指数级提升，使攻破所有组件在实践中变得不可行。
• 使用120个经FIPS 140-2 Level 4认证的COTS安全密码处理器的原型实现，解密最大吞吐量达到315次/秒，签名最大吞吐量达到77次/秒。
• 即使所有单个IC均不可信，系统依然安全，只要单个IC无法通过门限秘密共享与输出验证机制破坏整个系统。
• 该方法与现有对策（如分拆制造与可验证计算）兼容，可在不牺牲实用性的前提下实现分层安全。
• 结果证实，Myst具有高度可扩展性，适用于银行、军事与航天等高保障性环境的部署。