[论文解读] An Efficient Reconfigurable FIR Digital Filter Using Modified Distribute Arithmetic Technique

Naveen S. Naik, Kiran Agarwal Gupta|arXiv (Cornell University)|Apr 27, 2017

Digital Filter Design and Implementation参考文献 2被引用 5

一句话总结

本文提出一种基于改进分布式算法的可重构FIR数字滤波器，通过复用基于多路复用器的模块并采用进位前瞻加法器树，降低了硬件复杂度。通过VHDL实现和Xilinx综合工具验证，该设计相比现有结构减少了42%的单元、40%的LUT触发器对，以及2%的功耗。

ABSTRACT

This paper provides modified Distributed Arithmetic based technique to compute sum of products saving appreciable number of Multiply And accumulation blocks and this consecutively reduces circuit size. In this technique multiplexer based structure is used to reuse the blocks so as to reduce the required memory locations. In this technique a Carry Look Ahead based adder tree is used to have better area-delay product. Designing of FIR filter is done using VHDL and synthesized using Xilinx 12.2 synthesis tool and ISIM simulator. The power analysis is done using Xilinx Xpower analyzer. The proposed structure requires nearly 42% less cells, 40% less LUT flip-flop pairs used, and also 2% less power compared with existing structure.

研究动机与目标

• 降低可重构FIR滤波器的硬件复杂度，以提升面积和功耗效率。
• 通过改进的分布式算法最小化乘加（MAC）模块的数量。
• 通过基于多路复用器的结构复用计算模块，减少内存使用。
• 通过采用进位前瞻加法器树，改善面积-延迟积。
• 在FIR滤波器实现中实现更低的功耗和更少的LUT触发器对。

提出的方法

• 采用改进的分布式算法高效计算乘积累加，最小化MAC模块数量。
• 使用基于多路复用器的结构实现模块复用，减少所需内存位置。
• 集成进位前瞻加法器树以提升速度并降低面积-延迟积。
• 使用VHDL设计FIR滤波器，并通过Xilinx ISE 12.2进行综合，以评估性能。
• 使用Xilinx Xpower分析器执行功耗分析，以评估能效。
• 使用ISIM进行仿真，并与现有滤波器架构进行对比评估。

实验结果

研究问题

• RQ1 如何在不损害性能的前提下最小化可重构FIR滤波器中的MAC模块数量？
• RQ2 通过基于多路复用器的结构实现模块复用，能在多大程度上减少内存和逻辑资源使用？
• RQ3 在FIR滤波器架构中，集成进位前瞻加法器树对面积-延迟积有何影响？
• RQ4 通过所提出的改进分布式算法，可在功耗效率和单元数量方面实现哪些提升？
• RQ5 在面积、功耗和LUT使用方面，所提出的滤波器与现有FIR滤波器设计相比在定量上有哪些改进？

主要发现

• 所提出的滤波器相比现有结构，单元数量减少了42%。
• 该设计使用的LUT触发器对比基线实现减少了40%。
• 与现有设计相比，功耗降低了2%。
• 基于多路复用器的模块复用策略有效减少了内存需求。
• 进位前瞻加法器树有助于改善面积-延迟积，从而提升整体效率。
• 基于VHDL的设计已成功使用Xilinx ISE 12.2和ISIM进行综合与仿真，验证了功能正确性和性能提升。