[논문 리뷰] An Introduction to the Compute Express Link (CXL) Interconnect

Debendra Das Sharma, Robert E. Blankenship외 1명|arXiv (Cornell University)|2023. 06. 20.

Interconnection Networks and Systems인용 수 5

한 줄 요약

이 논문은 프로세서와 가속기, 메모리 버퍼, 스마트 디바이스 간의 코herency와 메모리 세미antics를 가능하게 하는 개방형 산업 표준인 Compute Express Link(CXL) 인터커넥트를 소개한다. CXL 1.0, 2.0, 3.0 표준을 상세히 설명하며, PCIe 호환 대역폭을 확보하면서도 훨씬 낮은 지연 시간을 구현하는 방식을 보여주며, 데이터센터에서의 효율적 메모리 확장, 자원 풀링, 고성능 컴퓨팅을 가능하게 한다.

ABSTRACT

The Compute Express Link (CXL) is an open industry-standard interconnect between processors and devices such as accelerators, memory buffers, smart network interfaces, persistent memory, and solid-state drives. CXL offers coherency and memory semantics with bandwidth that scales with PCIe bandwidth while achieving significantly lower latency than PCIe. All major CPU vendors, device vendors, and datacenter operators have adopted CXL as a common standard. This enables an inter-operable ecosystem that supports key computing use cases including highly efficient accelerators, server memory bandwidth and capacity expansion, multi-server resource pooling and sharing, and efficient peer-to-peer communication. This survey provides an introduction to CXL covering the standards CXL 1.0, CXL 2.0, and CXL 3.0. We further survey CXL implementations, discuss CXL's impact on the datacenter landscape, and future directions.

연구 동기 및 목표

• 개방형 산업 표준으로서 Compute Express Link(CXL) 인터커넥트에 대한 종합적인 소개를 제공하는 것.
• CXL이 가속기, 영구 메모리, 스마트 네트워크 인터페이스와 같은 다양한 디바이스 간에 메모리 코herency와 세미antics를 어떻게 실현하는지 설명하는 것.
• CXL 1.0, 2.0, 3.0 표준의 기술적 진화와 능력을 분석하여 데이터센터 성능과 확장성 향상에 기여하는 바를 밝히는 것.
• 실제 CXL 구현 사례를 조사하고 현대의 데이터센터 아키텍처에 미치는 영향을 분석하는 것.
• 이질적 컴퓨팅 환경에서 CXL의 향후 연구 및 도입 방향을 제시하는 것.

제안 방법

• 물리, 링크, 트랜잭션 계층으로 구성된 계층적 아키텍처를 포함한 CXL 프로토콜 스택를 조사하는 것.
• CXL이 PCIe의 물리적 및 전기 계층을 활용하여 후행 호환성을 유지하면서도 캐시 코herency를 추가하는 방식을 분석하는 것.
• 세 가지 CXL 프로토콜인 CXL.io(디바이스 I/O용), CXL.memory(메모리 매핑 액세스용), CXL.cache(캐시 코herency용)를 설명하는 것.
• CXL 3.0이 더 높은 데이터 전송 속도(라인당 최대 128 Gbps)와 향상된 오류 내성으로 성능을 향상시키는 방식을 상세히 기술하는 것.
• CXL이 데이터센터 환경에서 메모리 확장, 자원 풀링, 피어 투 피어 통신을 가능하게 하는 역할을 평가하는 것.
• 주요 CPU 제조사, 디바이스 공급업체, 데이터센터 운영자들의 산업적 도입 사례를 검토하여 상호운용성과 생태계의 성숙도를 검증하는 것.

실험 결과

연구 질문

• RQ1 CXL은 코herency를 유지하면서도 기존 PCIe보다 낮은 지연 시간과 높은 대역폭을 어떻게 달성하는가?
• RQ2 CXL 1.0, 2.0, 3.0에서 효율적인 메모리 및 디바이스 상호운용성을 가능하게 하는 핵심 아키텍처 및 프로토콜 혁신은 무엇인가?
• RQ3 CXL은 다수의 서버 간에 확장 가능한 메모리 확장과 자원 공유를 어떻게 지원하는가?
• RQ4 CXL의 캐시 코herency 모델은 가속기 중심 및 메모리 집약적인 워크로드에서 성능을 어떻게 향상시키는가?
• RQ5 실제 데이터센터 환경에서 CXL의 실용적 영향과 도입 과제는 무엇인가?

주요 결과

• CXL은 디바이스 간 캐시 코herency와 메모리 세미antics를 제공함으로써 PCIe보다 훨씬 낮은 지연 시간을 구현한다.
• CXL 3.0은 라인당 최대 128 Gbps의 데이터 전송 속도를 지원하여 고성능 컴퓨팅 및 AI 워크로드에 적합한 확장 가능한 대역폭을 제공한다.
• CXL.cache의 통합은 CPU와 가속기 간 진정한 캐시 코herency를 가능하게 하여 데이터 이동을 줄이고 효율성을 향상시킨다.
• CXL은 다수의 서버에 걸쳐 효율적인 메모리 확장과 풀링을 가능하게 하여 자원 활용도를 높이고 비용을 절감한다.
• 주요 CPU 제조사, 디바이스 공급업체, 데이터센터 운영자들이 CXL를 도입함으로써 생산 환경에서의 실현 가능성과 상호운용성이 확인되었다.
• CXL은 저지연, 고대역폭, 코herent 메모리 액세스를 요구하는 워크로드를 지원하는 차세대 데이터센터의 기초 기술로 위치지어지고 있다.