[論文レビュー] Enabling FPGAs for the Masses

Janarbek Matai, Dustin Richmond+2 more|arXiv (Cornell University)|Aug 20, 2014

Embedded Systems Design Techniques参考文献 19被引用数 10

ひとこと要約

本論文は、一般のソフトウェアプログラマーが高水準合成（HLS）ツールを効果的かつ効率的にFPGA開発に活用できるようにするための手法を提案する。コード再構築技術を用いて品質の結果（QoR）を向上させる手法を検討し、最先端のHLSツール向けにC/C++カーネルを再構築する方法を示し、非専門家向けのハードウェアプログラミングモデルの構築における主な課題を特定するとともに、FPGAプログラミングへの入り口を下げる実用的な例を提供する。

ABSTRACT

Implementing an application on a FPGA remains a difficult, non-intuitive task that often requires hardware design expertise in a hardware description language (HDL). High-level synthesis (HLS) raises the design abstraction from HDL to languages such as C/C++/Scala/Java. Despite this, in order to get a good quality of result (QoR), a designer must carefully craft the HLS code. In other words, HLS designers must implement the application using an abstract language in a manner that generates an efficient micro-architecture; we call this process writing restructured code. This reduces the benefits of implementing the application at a higher level of abstraction and limits the impact of HLS by requiring explicit knowledge of the underlying hardware architecture. Developers must know how to write code that reflects low level implementation details of the application at hand as it is interpreted by HLS tools. As a result, FPGA design still largely remains job of either hardware engineers or expert HLS designers. In this work, we aim to take a step towards making HLS tools useful for a broader set of programmers. To do this, we study methodologies of restructuring software code for HLS tools; we provide examples of designing different kernels in state-of-the art HLS tools; and we present a list of challenges for developing a hardware programming model for software programmers.

研究の動機と目的

• 非ハードウェア専門家が高水準合成（HLS）ツールを効果的に使用できるようにすることで、FPGA開発の専門知識の壁を低減すること。
• ソフトウェアプログラマーが低レベルのFPGA実装詳細について深い知識を持たずに、効率的なハードウェアアーキテクチャを生成できるコードを書く方法を調査すること。
• ソフトウェア開発者向けに最適化されたハードウェアプログラミングモデルを設計するうえでの主な課題を特定・解決すること。
• HLSツールにおける品質の結果（QoR）を向上させる実用的なコード再構築技術を示すこと。
• 体系的な手法を通じて、高水準ソフトウェアプログラミングと効率的なFPGAハードウェア生成のギャップを埋めること。

提案手法

• HLSツールに適したハードウェア最適化形態に高水準C/C++コードを変換するためのコード再構築技術を分析・適用すること。
• 最先端のHLSツールにおける異なるカーネル実装を評価し、性能およびリソース使用率を測定すること。
• 構造的なコード変換を通じて、高水準ソフトウェア抽象化を効率的なハードウェアマイクロアーキテクチャにマッピングすること。
• QoRに影響を与えるHLSコードのパターンとアンチパターン（例：メモリアクセスパターン、データフロー構造）を特定すること。
• 低レベルのハードウェア知識が不要な状態でHLSフレンドリーなコードを書けるようにガイドする設計手法を開発すること。
• HLSツールで効率的で、ポータブルかつ高性能なコードを書くためのベストプラクティスのフレームワークを提示すること。

実験結果

リサーチクエスチョン

• RQ1 高水準ソフトウェアコードを、高水準合成（HLS）ツールにおける品質の結果（QoR）を向上させるために体系的に再構築する方法は何か？
• RQ2 一般のソフトウェアプログラマーがFPGA開発のためのHLSツールを効果的に使用できるようにするうえでの主な課題は何か？
• RQ3 C/C++におけるどのような設計パターンやコード構造が、HLSツールで効率的なハードウェア実装をもたらすか？
• RQ4 非専門家向けFPGAユーザーにおいて、ソフトウェア開発とハードウェアアーキテクチャの抽象化ギャップをどのように縮小できるか？
• RQ5 HLSを介して高水準アプリケーションコードを最適化されたFPGAマイクロアーキテクチャに変換するうえでの重要な要因は何か？

主な発見

• コード再構築は、ハードウェアの専門知識がなくても、HLSツールにおける品質の結果（QoR）を顕著に向上させ、より良いパフォーマンスとリソース使用率を実現する。
• ループアンローリング、データ並列性、メモリアクセス最適化といった特定のC/C++コーディングパターンが、生成されたハードウェアの効率に直接的な影響を与える。
• 低レベルのハードウェアに配慮したコーディング手法についてのガイダンスがなければ、熟練したソフトウェア開発者ですら、HLSを用いて最適なFPGA設計を生成することが難しい。
• 高水準ソフトウェア抽象化と効率的なハードウェア実装との間のギャップは、FPGAの広範な採用を阻害する主要な障壁のままである。
• 体系的なコード再構築手法を用いることで、ソフトウェアプログラマーがHLSフレンドリーなコードを書けるようになり、FPGA上で競争力のあるパフォーマンスを達成できるようになる。
• 本研究では、ソフトウェア開発者にアクセス可能なハードウェアプログラミングモデルを設計するうえでの実用的ガイドラインと課題のセットを同定した。