[论文解读] Implementing Boolean Functions with switching lattice networks

Rajesh Kumar Datta|arXiv (Cornell University)|Feb 19, 2022

Formal Methods in Verification被引用 5

一句话总结

本文提出了一种系统化方法，利用四端口开关晶格网络实现任意布尔函数，该方法相较于传统的CMOS开关更具效率。通过将开关连接性建模为布尔字面量，并采用基于路径的分析方法，作者开发了一款合成工具和MAPPING框架，可在晶格拓扑上实现并验证布尔函数，显著减少元件数量，支持面向新兴计算架构的可扩展逻辑综合。

ABSTRACT

Four terminal switching network is an alternative structure to realize the logic functions in electronic circuit modeling. This network can be used to implement a Boolean function with less number of switches than the two terminal based CMOS switch. Each switch of the network is driven by a Boolean literal. Any switch is connected to its four neighbors if a literal takes the value 1 , else it is disconnected. In our work, we aimed to develop a technique by which we can find out if any Boolean function can be implemented with a given four-terminal network. It is done using the path of any given lattice network. First, we developed a synthesis tool by which we can create a library of Boolean functions with a given four-terminal switching network and random Boolean literals. This tool can be used to check the output of any lattice network which can also function as a lattice network solver. In the next step, we used the library functions to develop and test our MAPPING tool where the functions were given as input and from the output, we can get the implemented function in four terminal lattice network. Finally, we have proposed a systematic procedure to implement any Boolean function with a efficient way by any given one type of lattice network.

研究动机与目标

• 开发一种系统化技术，用于使用四端口开关晶格网络实现任意布尔函数。
• 与基于传统两终端CMOS的逻辑综合相比，减少所需开关数量。
• 设计一款合成工具，为给定的晶格网络和随机布尔字面量分配生成布尔函数的库。
• 设计并验证一款MAPPING工具，将输入布尔函数映射到其等效的晶格网络配置。
• 建立一种通用流程，以高效地在单一类型的晶格网络拓扑上实现任意布尔函数。

提出的方法

• 将晶格中的每个开关建模为受布尔字面量控制的四端口器件，仅当字面量求值为1时才与相邻节点连接。
• 采用基于路径的分析方法，根据连接性模式判断给定晶格网络是否能实现特定布尔函数。
• 开发一款合成工具，可自动为给定晶格结构和随机字面量分配生成可实现布尔函数的完整库。
• 创建一款MAPPING工具，接收布尔函数作为输入，并输出实现该函数的对应晶格网络配置。
• 应用系统化流程，使用单一统一的晶格类型将任意布尔函数映射到晶格网络，确保可扩展性和效率。
• 通过在多个基准函数上进行功能验证和测试，验证该框架的有效性。

实验结果

研究问题

• RQ1 是否可以使用四端口开关晶格网络系统化地实现任意布尔函数，且所需开关数量少于传统的CMOS实现？
• RQ2 在给定的晶格网络中，基于开关连接性和字面量分配，实现特定布尔函数需要满足哪些条件？
• RQ3 如何设计合成工具，以自动为给定晶格拓扑生成可实现布尔函数的库？
• RQ4 MAPPING工具在多大程度上能准确地从给定布尔函数重构晶格网络配置？
• RQ5 是否存在一种通用且可重复的流程，可在单一类型的均匀晶格网络上实现任意布尔函数，且硬件开销最小？

主要发现

• 所提出的方法可使用四端口开关晶格网络实现任意布尔函数，且相比传统CMOS设计所需开关数量更少。
• 合成工具成功生成了针对给定晶格结构的可实现布尔函数完整库，展示了在多样化逻辑表达式上的功能覆盖能力。
• MAPPING工具能准确重构输入布尔函数对应的晶格网络配置，证实了反向映射在逻辑综合中的可行性。
• 基于路径的连接性分析在判断函数在给定晶格上的可实现性方面表现有效，提供了可靠的验证机制。
• 系统化流程可实现对任意布尔函数在单一统一晶格网络类型上的可扩展且高效的实现，支持未来硬件综合。
• 由于结构简单且元件数量减少，该框架在新兴计算范式中具有应用潜力。