[論文レビュー] QGo: Scalable Quantum Circuit Optimization Using Automated Synthesis

Xin-Chuan Wu, Marc Davis+2 more|arXiv (Cornell University)|Dec 17, 2020

Quantum Computing Algorithms and Architecture参考文献 62被引用数 10

ひとこと要約

QGo は、大規模な量子回路を独立した小さなブロックに分割し、各ブロックに対して量子合成を適用して CNOT ゲートを最小化した後、最適化されたブロックを再構成するスケーラブルな量子回路最適化フレームワークである。t|ket⟩ などの産業用コンパイラと比較して、平均で 29.9%（最大 50%）の CNOT ゲート削減を達成しており、NISQ デバイスにおける回路の忠実度を顕著に向上させ、60 qubit を超える回路の合成を可能にしている。

ABSTRACT

The current phase of quantum computing is in the Noisy Intermediate-Scale Quantum (NISQ) era. On NISQ devices, two-qubit gates such as CNOTs are much noisier than single-qubit gates, so it is essential to minimize their count. Quantum circuit synthesis is a process of decomposing an arbitrary unitary into a sequence of quantum gates, and can be used as an optimization tool to produce shorter circuits to improve overall circuit fidelity. However, the time-to-solution of synthesis grows exponentially with the number of qubits. As a result, synthesis is intractable for circuits on a large qubit scale. In this paper, we propose a hierarchical, block-by-block optimization framework, QGo, for quantum circuit optimization. Our approach allows an exponential cost optimization to scale to large circuits. QGo uses a combination of partitioning and synthesis: 1) partition the circuit into a sequence of independent circuit blocks; 2) re-generate and optimize each block using quantum synthesis; and 3) re-compose the final circuit by stitching all the blocks together. We perform our analysis and show the fidelity improvements in three different regimes: small-size circuits on real devices, medium-size circuits on noise simulations, and large-size circuits on analytical models. Using a set of NISQ benchmarks, we show that QGo can reduce the number of CNOT gates by 29.9% on average and up to 50% when compared with industrial compilers such as t|ket>. When executed on the IBM Athens system, shorter depth leads to higher circuit fidelity. We also demonstrate the scalability of our QGo technique to optimize circuits of 60+ qubits. Our technique is the first demonstration of successfully employing and scaling synthesis in the compilation toolchain for large circuits. Overall, our approach is robust for direct incorporation in production compiler toolchains.

研究の動機と目的

• NISQ 時代の量子回路合成における指数的スケーラビリティの障壁に対処すること。
• ノイジーな2量子ビットゲート（特に CNOT）の数を最小化することで、現在のノイジーなハードウェアにおける回路の忠実度を向上させること。
• 従来、大規模な回路では現実的ではなかった強力な量子合成技術を、実用的でプロダクション対応のコンパイラー パイプラインに統合すること。
• 合成を用いた階層的・ブロックベースの最適化が、60 qubit 以上にスケーラブルである一方で、顕著な CNOT 削減を達成できることを示すこと。

提案手法

• 入力された量子回路を、ゲート依存関係を保持し、合成に適した可変サイズの独立したブロック（例：3〜4 qubit）に分割する。
• 各ブロックをユニタリ行列表現に変換し、量子合成エンジンへの入力とする。
• 最新の合成アルゴリズム（例：4 qubit まで対応の探索ベース手法）を並列に各ブロックに適用し、短い同等の回路を生成する。
• 最適化されたブロックを再構成して、CNOT 数と深さが削減された、全体として等価な回路を構築する。
• 事前に分割を行う前に、既存のマッパー（例：t|ket⟩）を統合したトポロジー対応のコンパイリング フローを採用する。
• 独立したブロックにおける並列合成を活用し、特に高性能コンputング システム上で実行する際の全体的なコンパイル時間を短縮する。

実験結果

リサーチクエスチョン

• RQ1 直接的な合成が困難な大規模な回路に対し、量子回路合成を効果的にスケーリングできるか？
• RQ2 合成を用いたブロック単位の最適化が、実際の NISQ デバイスにおける CNOT 数の削減と回路忠実度の向上をもたらすか？
• RQ3 階層的分割と再構成アプローチが、回路の等価性を維持しながら、独立したブロックの並列合成を可能にするか？
• RQ4 t|ket⟩ などの産業用コンパイラと比較して、QGo の CNOT 数と回路深さのパフォーマンスはどの程度か？
• RQ5 QGo のスケーラビリティの上限は、量子ビット数と回路サイズの観点でどの程度か？

主な発見

• QGo は、NISQ ベンチマークのセット全体において、t|ket⟩ などの産業用コンパイラと比較して、CNOT ゲート数を平均で 29.9% 削減し、最大で 50% 削減した。
• IBM Athens 量子デバイス上で、QGo が生成した短い回路はより高い忠実度を達成しており、深さの短縮と信頼性向上の直接的な相関関係を裏付けた。
• 本フレームワークは 60 qubit を超える回路へもスケーリング可能であり、大規模なコンパイリングにおける量子合成の実用的応用を初めて実証した。
• 独立したブロック間での並列合成の活用により、特にスーパーコンピュータ上で実行する際のコンパイル時間が顕著に短縮された。
• 本アプローチは頑健であり、プロダクション用コンパイラー ツールチェインへの直接統合が可能で、実世界の量子コンパイリングにおける合成ベース最適化の実現可能性を示している。
• KAK 分解や近似合成に基づく高度な合成技術を、大規模な回路を管理可能な部分に分離することで、実用的に適用可能にした。