[論文レビュー] Shor's algorithm on a nearest-neighbor machine

Samuel Kutin|ArXiv.org|Aug 31, 2006

Quantum Computing Algorithms and Architecture参考文献 14被引用数 47

ひとこと要約

本稿では、Draperの変換アダーとZalkaの近似技法を組み合わせることで、最近接量子アーキテクチャ上で線形幅と2次的深さを達成する、Shorのアルゴリズムのための新しい量子指数演算回路を提示する。この手法により、O(n²)からO(n)に減少する大規模なQFTの数を実現し、最近接制約下でも効率的な実装を可能にするとともに、高い確率で正しく動作することが保証される。

ABSTRACT

We give a new ``nested adds'' circuit for implementing Shor's algorithm in linear width and quadratic depth on a nearest-neighbor machine. Our circuit combines Draper's transform adder with approximation ideas of Zalka. The transform adder requires small controlled rotations. We also give another version, with slightly larger depth, using only reversible classical gates. We do not know which version will ultimately be cheaper to implement.

研究の動機と目的

• 最近接量子キュービット相互作用制約下で、スケーラブルな量子指数演算回路を設計すること。
• 最近接アーキテクチャ上での指数演算回路の深さをO(n³)からO(n²)に低減させつつ、線形幅を維持すること。
• 高コストの制御回転を最小限に抑え、近似技法を活用することで実用的実装を可能にすること。
• 既存の回路が最近接アーキテクチャ上で非線形幅または立方的深さを必要とするのとは対照的に、代替手段を提供すること。
• 小規模な制御回転を用いる回路と、可逆古典ゲートのみを用いる回路との間のトレードオフを調査すること。

提案手法

• QFTと制御回転に依存するDraperの変換アダーを用い、効率的な制御加算を実現する。
• Zalkaの近似法を適用し、中間値の上位ℓ₀ビットのみを用いて商qの推定を行う。
• O(n)回の制御加算を用いてモジュラ乗算を実行し、1回の乗算につき1回のQFTを用いることで、大規模なQFTの数をO(n²)からO(n)に削減する。
• 制御ビットと部分積をキュービットブロック全体にわたって入れ違いに配置するネストされた加算構造を採用し、最近接操作を可能にする。
• リップルキャリー加算器と擬似Toffoliゲートを用いた古典的バージョンを導入し、小規模な制御回転を完全に回避するが、深さがO(n² log n)に増加する。
• レジスタのインタリーブにメッシュ回路を採用し、ゼロ初期化レジスタ用に簡素化された制御スワップを導入することで、回路の複雑さを低減する。

実験結果

リサーチクエスチョン

• RQ1 最近接量子アーキテクチャ上に、線形幅と2次的深さを有するモジュラ指数演算回路を構築することは可能か？
• RQ2 モジュラ乗算における大規模なQFTの数をどのように低減できるか？深さの改善に寄与するか？
• RQ3 QFTベースの加算器による小規模な制御回転を用いる回路と、可逆古典ゲートのみを用いる回路との間のトレードオフは何か？
• RQ4 Zalkaの商推定の近似技法は、最近接回路フレームワークに効果的に統合可能か？
• RQ5 量子回路におけるビットの切り捨て表現を用いた高精度算術処理における誤差確率の影響は何か？

主な発見

• 提案された回路は、最近接アーキテクチャ上でのモジュラ指数演算において、幅O(n)、深さO(n²)を達成し、従来のO(n³)深さの解決策を上回る。
• 商qをℓ₀ = O(log n)個の上位ビットのみで近似することにより、大規模なQFTの数をO(n²)からO(n)に削減し、深さのオーバーヘッドを顕著に低減した。
• Draperの変換アダーを用いた回路は小規模な制御回転を必要とするが、O(n²)の深さと線形幅を維持する。
• 代替的な古典的バージョンは小規模な制御回転を完全に回避し、線形幅を維持しながら深さO(n² log n)を達成し、Van Meterの深さと同等の性能を示すが、幅スケーリングが優れている。
• リップルキャリー版における上位ビット推定の誤り確率はO(n³ 2⁻ᵗ)で抑えられ、t = O(log n)を選べば無視できるほど小さくできる。
• この回路フレームワークは、既存の最近接QFT実装と互換性があり、線形幅と2次的深さの完全なShorのアルゴリズム回路の実現が可能である。