[論文レビュー] An Efficient Reconfigurable FIR Digital Filter Using Modified Distribute Arithmetic Technique

Naveen S. Naik, Kiran Agarwal Gupta|arXiv (Cornell University)|Apr 27, 2017

Digital Filter Design and Implementation参考文献 2被引用数 5

ひとこと要約

本論文では、再構成可能なFIRデジタルフィルタを提示する。この手法は、変更された分散演算技術を用い、マルチプレクサベースのブロックを再利用することで、ハードウェア複雑度を低減し、キャリーロックアラウンドアダー木を採用する。VHDLによる実装およびXilinx合成ツールによる検証により、既存構造と比較して42%少ないセル、40%少ないLUTフリップフロップペア、2%少ない消費電力が達成された。

ABSTRACT

This paper provides modified Distributed Arithmetic based technique to compute sum of products saving appreciable number of Multiply And accumulation blocks and this consecutively reduces circuit size. In this technique multiplexer based structure is used to reuse the blocks so as to reduce the required memory locations. In this technique a Carry Look Ahead based adder tree is used to have better area-delay product. Designing of FIR filter is done using VHDL and synthesized using Xilinx 12.2 synthesis tool and ISIM simulator. The power analysis is done using Xilinx Xpower analyzer. The proposed structure requires nearly 42% less cells, 40% less LUT flip-flop pairs used, and also 2% less power compared with existing structure.

研究の動機と目的

• 再構成可能なFIRフィルタのハードウェア複雑度を低減し、面積と消費電力の効率を向上させること。
• 変更された分散演算技術を用いて、乗算累積（MAC）ブロックの数を最小限に抑えること。
• マルチプレクサベースの構造を介して計算ブロックを再利用することで、メモリ使用量を削減すること。
• キャリーロックアラウンドアダー木を統合して、面積遅延積を改善すること。
• FIRフィルタ実装における消費電力の低減とLUTフリップフロップペアの削減を達成すること。

提案手法

• 乗算積の和を効率的に計算するため、変更された分散演算技術が採用され、MACブロックの数を最小限に抑える。
• ブロック再利用を可能にするために、マルチプレクサベースの構造が使用され、必要なメモリ領域を削減する。
• 高速化と面積遅延積の低減を図るために、キャリーロックアラウンドアダー木が統合される。
• FIRフィルタはVHDLを用いて設計され、性能評価のためXilinx ISE 12.2を用いて合成される。
• エネルギー効率を評価するために、Xilinx Xpowerアナライザーを用いて消費電力解析が実施される。
• ISIMを用いて設計をシミュレートし、既存のフィルタアーキテクチャと比較評価される。

実験結果

リサーチクエスチョン

• RQ1 性能に影響を与えることなく、再構成可能なFIRフィルタにおけるMACブロックの数をどのように最小限に抑えることができるか？
• RQ2 マルチプレクサ構造によるブロック再利用は、メモリおよび論理リソース使用量をどの程度削減できるか？
• RQ3 キャリーロックアラウンドアダー木を統合することで、FIRフィルタアーキテクチャにおける面積遅延積にどのような影響を与えるか？
• RQ4 提案された変更された分散演算技術により、消費電力効率とセル数にどのような向上が達成できるか？
• RQ5 提案されたフィルタは、面積、消費電力、LUT使用量の観点から、既存のFIRフィルタ設計と定量的にどのように比較されるか？

主な発見

• 提案されたフィルタは、既存構造と比較してセル数が42%削減された。
• 設計はベースライン実装と比較して、40%少ないLUTフリップフロップペアを使用した。
• 既存設計と比較して、消費電力が2%削減された。
• マルチプレクサベースのブロック再利用戦略は、メモリ要件の削減に効果的である。
• キャリーロックアラウンドアダー木は、より良い面積遅延積を実現し、全体の効率性を向上させる。
• VHDLベースの設計は、Xilinx ISE 12.2およびISIMを用いて正常に合成およびシミュレートされ、機能的正しさと性能向上が確認された。