[論文レビュー] DCSYNTH: Guided Reactive Synthesis with Soft Requirements for Robust Controller and Shield Synthesis

Amol Wakankar, Paritosh K. Pandya+1 more|arXiv (Cornell University)|Nov 6, 2017

Formal Methods in Verification参考文献 7被引用数 3

ひとこと要約

DCSYNTH は、ハード要件とソフト要件を用いた離散的持続時間論理（QDDC）を用いて、高品質な制御装置を生成する反応型合成ツールである。ソフト要件（例：遅延の最小化、耐障害性の向上）を優先することで、ハードな安全性および履行性制約が常に満たされるように保証しつつ、コンactで耐障害性のある制御装置および実行時シャッターを生成する。この結果、バースト障害を耐えられるコンactで効率的な制御装置が得られる。

ABSTRACT

DCSYNTH is a tool for the synthesis of controllers from safety and bounded liveness requirements given in interval temporal logic QDDC. It investigates the role of soft requirements (with priorities) in obtaining high quality controllers. A QDDC formula specifies past time properties. In DCSYNTH synthesis, hard requirements must be invariantly satisfied whereas soft requirements may be satisfied "as much as possible" in a best effort manner by the controller. Soft requirements provide an invaluable ability to guide the controller synthesis. In the paper, using DCSYNTH, we show the application of soft requirements in obtaining robust controllers with various specifiable notions of robustness. We also show the use of soft requirements to specify and synthesize efficient runtime enforcement shields which can correct burst errors. Finally, we discuss the use of soft requirements in improving the latency of controlled system.

研究の動機と目的

• 反応型合成ツールに指導的要素が欠如しており、しばしば複数の正しいが最適でない制御装置を生成するという問題に対処すること。
• 正しさの構築を超えて、優先順位を伴うソフト要件を組み込むことで、制御装置の品質を向上させること。
• 環境の仮定違反下でも保証を維持する耐障害性のある制御装置の合成を可能にすること。
• バースト障害を是正できる、コンパクトで効率的な実行時強制シャッターの自動合成を支援すること。
• ソフト要件駆動の最適化によって、リアルタイムシステムにおける制御装置の遅延を低減すること。

提案手法

• ハードな安全性／履行性特性とソフト要件を、優先度重みを伴う優先順位で指定するために、区間時相論理 QDDC を使用する。
• 局所的に最適な合成戦略を適用し、ハード制約を厳密に遵守しながら、ソフト要件の最大部分集合を満たす出力を選択する。
• 経路探索アルゴリズムを用いて、記号的モデル検査技術を統合し、最悪ケース遅延を測定する。
• シャッターの合成を可能にするために、誤った出力を是正するが、逸脱を最小限に抑える制御装置としてシャッターを定義する。
• 2段階の合成を実施する：まず、ハード要件とソフト要件から制御装置を合成し、次に、一時的な障害下でも正しさを保証するシャッターを合成する。
• DCSYNTH 内部の形式的記述言語を用いて、システムインターフェース、仮定、要件、ソフトゴールを重み付き優先順位で定義する。

実験結果

リサーチクエスチョン

• RQ1 優先順位を伴うソフト要件は、正しさを越えた高品質な制御装置の合成を指導できるか？
• RQ2 ソフト要件をどのように用いることで、「諦めない」や「怠らない」などの特定の耐障害性特性を持つ制御装置を合成できるか？
• RQ3 ソフト要件は、バースト障害を是正できるコンパクトで効率的な実行時シャッターの合成を可能にするか？
• RQ4 ソフト要件は、リアルタイムシステムにおける制御装置の遅延をどの程度低減できるか？
• RQ5 同じ仕様フレームワークが、統一された形式的記法を用いて制御装置とシャッターの両方の合成をサポートできるか？

主な発見

• DCSYNTH は、適切な優先順位を伴うソフト要件としてエンコードすることで、「諦めない」および「怠らない」耐障害性基準を満たす耐障害性のある制御装置を正常に合成した。
• バースト障害を是正できるコンパクトな実行時強制シャッターを生成し、従来の手法に比べてサイズと効率性で優れた性能を示した。
• ソフト要件駆動の合成により、記号的経路解析（CTLDCツールを用いて検証）により、制御系における最悪ケース遅延が低減された。
• フレームワークは、統一された QDDC 仕様から制御装置およびシャッターの自動合成を可能にし、工学的作業負荷を削減した。
• マインポンプおよび 4 セルアーキターケーススタディにおける実験結果から、DCSYNTH はハード制約を満たす一方で、局所的に最適な方法でソフトゴールの満足度を最大化する制御装置を生成することが確認された。
• 本ツールは、実世界の埋め込み制御および実行時強制応用においてスケーラビリティと実用性を示した。