[論文レビュー] Evaluation of silicon consumption for a connectionless Network-on-Chip

Marcelo Daniel Berejuck, Antônio Augusto Fröhlich|arXiv (Cornell University)|Nov 13, 2014

Interconnection Networks and Systems参考文献 18被引用数 3

ひとこと要約

本稿では、各フラットにルーティング情報を埋め込むことで、専用接続を必要とせず複数のフローを動的にインターリーブできる、接続なし型のネットワークオンチップ（NoC）アーキテクチャを提案する。この手法は、高負荷（80%）条件下でもリソース予約型ネットワークよりも低い平均遅延を達成し、FPGAおよびASIC実装においても良好なシリコン面積効率を示す。面積と消費電力のトレードオフについて詳細な評価が行われている。

ABSTRACT

We present the design and evaluation of a predictable Network-on-Chip (NoC) to interconnect processing units running multimedia applications with variable-bit-rate. The design is based on a connectionless strategy in which flits from different communication flows are interleaved in the same communication channel between routers. Each flit carries routing information used by routers to perform arbitration and scheduling of the corresponding output communication channel. Analytic comparisons show that our approach keeps average latency lower than a network based on resource reservation, when both networks are working over 80% of offered load. We also evaluate the proposed NoC on FPGA and ASIC technologies to understand the trade-off due to our approach, in terms of silicon consumption.

研究の動機と目的

• 変動ビットレートのマルチメディアアプリケーションを実行するプロセッシングユニットを接続する予測可能で接続なし型のNoCを設計すること。
• 従来のリソース予約型NoCアプローチと比較して、高負荷条件下での遅延を低減すること。
• FPGAおよびASIC技術におけるシリコン面積と消費電力のトレードオフを評価すること。
• 接続確立オーバーヘッドを排除し、動的フローマルチプレクシングをサポートすることで、効率的なハードウェア利用を実現すること。

提案手法

• 各フラットに埋め込まれたルーティング情報により、動的チャネル仲裁とスケジューリングが可能なフラットベースの通信モデルを採用する。
• ルーターは、各フラットのルーティングヘッダに基づいて出力チャネルを選択するため、接続確立やバーチャル回線の必要がなくなる。
• 複数の通信フローを共有物理チャネル上でインターリーブ可能であり、リンク利用効率が向上する。
• 解析的モデルを用いて、さまざまな負荷条件下における接続なし型とリソース予約型NoCの平均遅延を比較する。
• FPGAおよびASIC実装を用いて、シリコン面積、遅延、消費電力の評価を行う。
• 80%の提供負荷下での面積オーバーヘッドと性能の比較分析を含む。

実験結果

リサーチクエスチョン

• RQ1 80%の提供負荷下で、接続なし型NoCはリソース予約型NoCと比較して平均遅延でどの程度の性能を示すか？
• RQ2 FPGAおよびASIC技術における接続なし型NoCのシリコン面積消費量はどの程度か？
• RQ3 フラットにルーティング情報を埋め込むことは、ハードウェアの複雑さとリソース利用効率にどのように影響するか？
• RQ4 接続なし型NoCは、変動ビットレートのマルチメディアトラフィックに対して予測可能な性能を維持できるか？
• RQ5 提案されたNoC設計における遅延、面積、消費電力効率のトレードオフはどのようなものか？

主な発見

• 80%の提供負荷下で、接続なし型NoCはリソース予約型NoCと比較して低い平均遅延を達成した。
• 提案されたNoCは良好なシリコン面積消費量を示し、FPGAおよびASIC実装における詳細な面積分解が報告されている。
• 接続確立およびバーチャルチャネルの欠如により、ハードウェアの複雑さが低減され、リソース利用効率が向上した。
• 各フラットごとのルーティング意思決定により、変動ビットレートのマルチメディアワークロードに対しても予測可能な性能を維持できた。
• FPGAおよびASICの評価から、接続なし型アプローチが性能とシリコン面積の間で実用的なトレードオフを提供することが確認された。