[論文レビュー] Extended AIGER Format for Synthesis

Swen Jacobs|arXiv (Cornell University)|May 22, 2014

Formal Methods in Verification被引用数 12

ひとこと要約

この論文は、安全仕様を伴う合成問題をサポートするためにAIGER形式を拡張し、制御可能な入力を導入するとともに、正しいコントローラー合成を保証する文法的および意味的制約を定義する。これにより、元の回路構造に合成されたコントローラーを統合することで、既存のAIGERモデル・チェッカーが合成コントローラーを検証可能となり、結合ループの回避と正しさの保証が可能になる。

ABSTRACT

We extend the AIGER format, as used in HWMCC, to a format that is suitable to define synthesis problems with safety specifications. We recap the original format and define one format for posing synthesis problems and one for solutions of synthesis problems in this setting.

研究の動機と目的

• ハードウェアモデル検査コンテスト（HWMCC）で広く使われている標準的なAIGER形式を用いて、ハードウェアコントローラー合成を可能にすること。
• 安全仕様を伴う合成問題をサポートする、形式的かつ後方互換性のあるAIGERの拡張を定義すること。
• 合成コントローラーが、文法的および意味的正しさを保ったまま、既存のAIGER対応モデル・チェッカーで検証可能であることを保証すること。
• 合成ツールの支援を可能にするために、制御可能な入力（環境からの入力）を名前付け規則（'controllable_'）で明確に区別すること。
• 結合ループを回避するために、元のANDゲートを直接再利用しないように制限すること。

提案手法

• コントローラーが操作可能な入力を識別するため、シンボルテーブルにプレフィックス 'controllable_' を予約する。他の入力は環境制御入力として扱う。
• 合成後の入力、ラッチ、ゲート数の変更を反映するために、AIGERヘッダーを変更する：I' = I - c, L' = L + l, A' = A + a, ここで M' = I' + L' + A' である。
• 出力ファイルに、元の入力、ラッチ、出力、ANDゲートの定義をすべて保持するが、制御可能な入力の定義は削除し、それらのインデックスを新しいラッチまたはANDゲートとして再定義する。
• 元の定義以降にのみ、新しいラッチおよびANDゲートを定義を許可することで、コントローラーが状態と制御不能入力から構築されることを保証する。
• 元のANDゲートを新しい定義で再利用することを禁止することで、結合ループを防止し、コントローラーが現在の状態と制御不能入力にのみ依存することを保証する。
• 元のシンボルテーブルと出力構造を維持することで、完全な回路がモデル検査に適した有効なAIGERファイルのままになる。

実験結果

リサーチクエスチョン

• RQ1 既存ツールとの互換性を保ちつつ、安全仕様を伴う合成問題をサポートするため、AIGER形式をどのように拡張できるか？
• RQ2 標準的なAIGERモデル・チェッカーで正しく検証可能な合成コントローラーを保証するための文法的ルールは何か？
• RQ3 AIGER形式において、制御可能な入力と環境制御入力を意味的および文法的にどのように区別できるか？
• RQ4 結合ループを防止しつつ、効率的な検証を可能にする制約は何か？
• RQ5 拡張された形式は、リセット論理や複数の仕様といった将来のAIGER 2.0の機能を後方互換性を損なわずにサポートできるか？

主な発見

• 拡張されたAIGER形式により、HWMCCの安全仕様ベンチマークと同一の構文で合成問題を表現可能であり、制御可能な入力をマークするための名前付け規則のみが必要となる。
• 合成ツールの出力は、元の仕様と合成されたコントローラーを統合した有効なAIGERファイルであり、すべての元のコンponentsが保持される。
• 合成コントローラーの正しさは、全回路のモデル検査によって検証され、すべての入力シーケンスに対して出力が0のまま保たれることを保証する。
• 元のANDゲートの直接再利用を禁止することで、結合ループが防止され、コントローラーがラッチと制御不能入力にのみ依存することを保証する。
• AIGER 1.9との後方互換性が保たれ、リセット論理や複数の仕様といった将来的な拡張も可能である。
• 従来のAIGERモデル・チェッカーを直接使用して合成コントローラーを検証可能となり、ツールチェーンの負荷が軽減され、採用可能性が向上する。