[論文レビュー] Hardware Implementation of TDES Crypto System with On Chip Verification in FPGA

Prasun Ghosal, Malabika Biswas+1 more|arXiv (Cornell University)|Feb 25, 2010

Cryptographic Implementations and Security参考文献 2被引用数 3

ひとこと要約

本論文は、Xilinx Virtex-5 (XCVLX5110T) FPGA上でVHDLを用いて実装された、高速かつコンactなハードウェアTDES（トリプルDES）暗号化および復号化システムについて述べている。主な貢献は、Chipscope Proを用いたオンチップ検証に加え、複数のXilinx FPGAファミリにおける広範なシミュレーションおよび合成を通じて、セキュアな通信システムにおける信頼性高く効率的なTDES性能を示したことにある。

ABSTRACT

Security issues are playing dominant role in today's high speed communication systems. A fast and compact FPGA based implementation of the Data Encryption Standard (DES) and Triple DES algorithm is presented in this paper that is widely used in cryptography for securing the Internet traffic in modern day communication systems. The design of the digital cryptographic circuit was implemented in a Vertex 5 series (XCVLX5110T) target device with the use of VHDL as the hardware description language. In order to confirm the expected behavior of these algorithms, the proposed design was extensively simulated, synthesized for different FPGA devices both in Spartan and Virtex series from Xilinx viz. Spartan 3, Spartan 3AN, Virtex 5, Virtex E device families. The novelty and contribution of this work is in three folds: (i) Extensive simulation and synthesis of the proposed design targeted for various FPGA devices, (ii) Complete hardware implementation of encryption and decryption algorithms onto Virtex 5 series device (XCVLX5110T) based FPGA boards and, (iii) Generation of ICON and VIO core for the design and on chip verification and analyzing using Chipscope Pro. The experimental as well as implementation results compared to the implementations reported so far are quite encouraging.

研究の動機と目的

• 高速通信システムに適した、高速かつコンactなTDES暗号化アルゴリズムのハードウェア実装を開発すること。
• リアルタイム監視と検証を可能にするために、Chipscope Proを用いたTDES設計の信頼性のあるオンチップ検証を可能にすること。
• SpartanおよびVirtexシリーズを含む、複数のXilinx FPGAファミリにおけるTDES設計の性能を評価および比較すること。
• ハードウェアデプロイメントの前段階として、広範なシミュレーションおよび合成を通じて機能的正しさと耐障害性を確保すること。

提案手法

• TDES暗号化および復号化アルゴリズムは、Xilinx Virtex-5 (XCVLX5110T) FPGAデバイス用にVHDLで実装された。
• 設計は、Spartan 3、Spartan 3AN、Virtex 5、Virtex Eを含む複数のFPGAファミリでシミュレーションおよび合成された。
• Chipscope Proを用いたオンチップデバッグおよびリアルタイム信号モニタリングを可能にするために、ICONおよびVIOコアが生成された。
• 暗号処理におけるスループットの最適化と遅延の低減を図るため、パイプラインアーキテクチャが採用された。
• 動作正しさを保証するため、動作レベル、RTLレベル、および配置配置後（post-place-and-route）レベルの各段階で機能検証が実施された。
• 実際のFPGAハードウェア上で、テストベクトルおよびChipscope Proによるリアルタイム信号解析を用いて設計が検証された。

実験結果

リサーチクエスチョン

• RQ1 現代のFPGA上で、高速かつコンactなTDESハードウェア実装をどのように効率的に実現できるか？
• RQ2 異なるXilinx FPGAファミリにおけるTDES設計の性能およびリソース使用率はどのようになるか？
• RQ3 Chipscope Proを用いたオンチップ検証は、TDES設計の機能的正しさをリアルタイムで効果的に検証できるか？
• RQ4 本提案設計は、速度、面積、信頼性の観点から、既存のTDES実装と比較してどのように差異を示すか？

主な発見

• 適切なパイプライン化と最適化されたハードウェアアーキテクチャのおかげで、TDES設計は高いスループットと低遅延を達成した。
• Xilinx Virtex-5 (XCVLX5110T) FPGAデバイス上に、正常に合成され、機能が検証されたTDES実装が達成された。
• ICONおよびVIOコアを用いたオンチップ検証により、Chipscope Proを介した内部信号のリアルタイムモニタリングと検証が可能になった。
• SpartanおよびVirtexシリーズを含む複数のFPGAファミリにおいて、設計は一貫した性能と機能的正しさを示した。
• 実験結果から、本提案TDES実装が、セキュアな通信応用分野において信頼性高く効率的であることが確認された。