[論文レビュー] Simple SIMON: FPGA implementations of the SIMON 64/128 Block Cipher

Jos Wetzels, Wouter Bokslag|arXiv (Cornell University)|Jul 23, 2015

Cryptographic Implementations and Security参考文献 6被引用数 10

ひとこと要約

本稿では、暗号化、復号、自己完結型の鍵スケジューリングをサポートするカスタムハードウェアアーキテクチャを用いた、FPGAに最適化されたSIMON 64/128ブロック暗号の実装を提示している。著者らは、Xilinx Spartan-6 FPGA上で高いスループットと低いリソース使用量を達成し、パイプライン設計において1,056スライスで128.5 Mbpsのスループットを実現した。これは、軽量暗号アプリケーションに適している。

ABSTRACT

In this paper we will present various hardware architecture designs for implementing the SIMON 64/128 block cipher as a cryptographic component offering encryption, decryption and self-contained key-scheduling capabilities and discuss the issues and design options we encountered and the tradeoffs we made in implementing them. Finally, we will present the results of our hardware architectures' implementation performances on the Xilinx Spartan-6 FPGA series.

研究の動機と目的

• FPGA上でのSIMON 64/128ブロック暗号のための効率的でリソース最適化されたハードウェアアーキテクチャの設計。
• 外部依存を低減するため、暗号コア内に自己完結型の鍵スケジューリングを統合すること。
• 面積、遅延、スループットの間のさまざまなアーキテクチャ的トレードオフを評価・比較すること。
• 軽量暗号アプリケーションに適した、最小限のFPGAスライス使用量で高いパフォーマンスを達成すること。
• 制限付き埋め込みシステムに適した実用的で展開可能なハードウェアソリューションを提供すること。

提案手法

• SIMON 64/128のためのシリアル、パラレル、パイプライン構造を含む複数のハードウェアアーキテクチャの設計。
• 外部キーデータ入力を排除するため、メイン暗号モジュール内に自己完結型の鍵スケジュール生成モジュールを実装。
• 効率的なラウンド関数計算のため、最適化されたビットレベル操作を伴うシフトおよびローテート演算の使用。
• スループットの向上を図りながら、遅延とリソース使用量を管理するためのパイプライン段階の適用。
• Xilinx Vivadoを用いたXilinx Spartan-6 FPGAデバイスへのマッピングと、シミュレーションにISIMの使用。
• リソース共有とクリティカルパスの短縮を用いた最適化により、最大クロック周波数を向上。

実験結果

リサーチクエスチョン

• RQ1 FPGA上でのSIMON 64/128の実装に最も効率的なハードウェアアーキテクチャは何か？
• RQ2 自己完結型の鍵スケジューリングを暗号コアに効率的に統合する方法は何か？
• RQ3 SIMON 64/128のFPGA実装において、面積、スループット、遅延の間にはどのようなトレードオフがあるか？
• RQ4 Spartan-6 FPGA上で、最小限のリソース使用量で達成可能な最大スループットは何か？
• RQ5 異なるパイプライン化および並列化戦略は、パフォーマンスと面積効率にどのように影響するか？

主な発見

• パイプラインアーキテクチャは、Xilinx Spartan-6 XC6SLX45 FPGA上で1,056スライスを使用して128.5 Mbpsのスループットを達成した。
• 最大クロック周波数は165.7 MHzに達し、リソース制限のある環境でも高速暗号化が可能になった。
• 自己完結型の鍵スケジューリングモジュールにより、外部制御論理が削減され、システムのモularityが向上した。
• シリアル実装は最少のリソース（329スライス）を用いたが、スループットは低い（1.2 Mbps）。
• パラレルアーキテクチャは中程度のリソース使用量（640スライス）で高いスループット（105.6 Mbps）を達成し、バランスの取れたトレードオフを実現した。
• 全体としての設計は、軽量および埋め込み暗号アプリケーションに強く適していることが示された。