[論文レビュー] Solving SAT and MaxSAT with a Quantum Annealer: Foundations, Encodings, and Preliminary Results

Zhengbing Bian, Fabián A. Chudak+4 more|arXiv (Cornell University)|Nov 6, 2018

Quantum Computing Algorithms and Architecture参考文献 68被引用数 12

ひとこと要約

本稿では、SMTに基づく符号化と動的配置を用いて、D-Waveの量子アニーリング装置と互換性のあるイジングハミルトニアンにブール充足可能性（SAT）およびMaxSAT問題を符号化する手法を提案する。2048量子ビットのD-Wave 2000Qシステム上で実装され、非正確なペナルティ関数を用いても、特定の難解なSATおよびMaxSATインスタンスにおいて競争力ある性能を示した。

ABSTRACT

Quantum annealers (QAs) are specialized quantum computers that minimize objective functions over discrete variables by physically exploiting quantum effects. Current QA platforms allow for the optimization of quadratic objectives defined over binary variables (qubits), also known as Ising problems. In the last decade, QA systems as implemented by D-Wave have scaled with Moore-like growth. Current architectures provide 2048 sparsely-connected qubits, and continued exponential growth is anticipated, together with increased connectivity. We explore the feasibility of such architectures for solving SAT and MaxSAT problems as QA systems scale. We develop techniques for effectively encoding SAT -and, with some limitations, MaxSAT- into Ising problems compatible with sparse QA architectures. We provide the theoretical foundations for this mapping, and present encoding techniques that combine offline Satisfiability and Optimization Modulo Theories with on-the-fly placement and routing. Preliminary empirical tests on a current generation 2048-qubit D-Wave system support the feasibility of the approach for certain SAT and MaxSAT problems.

研究の動機と目的

• 現在および将来の量子アニーリング装置を用いてNP困難なSATおよびMaxSAT問題を解くことの可能性を検討すること。
• D-Waveのチメラトポロジーのようなスパarsな現実世界の量子アニーリング装置アーキテクチャに適した、ブール論理式をイジング問題にマッピングする効率的な符号化技術を開発すること。
• オフラインのSMT推論とオンザフライの量子ビット配置・ルーティングを組み合わせることで、埋め込みのオーバーヘッドを最小限に抑え、解の品質を向上させること。
• 符号化パイプラインの性能を実際の量子ハードウェア上で評価すること、特に難解だが充足可能なSATおよびMaxSATインスタンスに対して評価すること。
• 将来のより接続性の高い量子アニーリング装置トポロジー（例：Pegasus）における、変数配置、ペナルティ関数設計、スケーラビリティの鍵となる課題を同定し、それらに対処すること。

提案手法

• 論理制約をイジングハミルトニアンに符号化するための正確なペナルティ関数を生成するために、充足可能性論理理論（SMT）を用いる。
• 2段階の符号化を採用する：まず、SMT推論を用いて論理制約をペナルティ関数に変換し、次に、実時間で量子ハードウェアのグラフ上に変数を配置・ルーティングする。
• 関数分解とチェーンベース符号化を適用して、大きなブール関数を扱い、必要な量子ビット数を削減し、エネルギーギャップを改善する。
• 2-in-4 MaxSAT制約に対して非正確なペナルティ関数を適用するが、インスタンス分布のバイアスのため、実用的には良好な性能を示す。
• 変換式 $ z_i = 2x_i - 1 $ を用いてイジング問題をQUBO形式にマッピングし、D-Waveのネイティブハードウェアとの互換性を確保する。
• 古典的SMTソルバと動的埋め込みを組み合わせたハイブリッドアプローチを採用し、量子ビット使用効率を最適化し、チェーン断片化を最小限に抑える。

実験結果

リサーチクエスチョン

• RQ1 SATおよびMaxSAT問題は、現在のD-Wave量子アニーリング装置に適したイジングハミルトニアンに効果的に符号化可能か？
• RQ2 難解だが充足可能なSATおよびMaxSATインスタンスにおいて、量子アニーリングの性能は古典的ソルバーよりも優れているか？
• RQ3 非正確なペナルティ関数は、実用的な量子アニーリング応用において解の品質にどの程度影響を与えるか？
• RQ4 スパースな量子ハードウェアグラフに大きなブール論理式を埋め込む際の主なボトルネックは何か？
• RQ5 将来のより接続性の高い量子アニーリング装置トポロジー（例：Pegasus）は、SAT/MaxSAT符号化の効率性とスケーラビリティにどのように影響を与えるか？

主な発見

• 提案された符号化手法は、2048量子ビットのD-Wave 2000Qシステムと互換性のあるイジング問題にSATおよびMaxSAT問題を効果的にマッピングできた。
• 予備的な実験的結果から、特定の難解なSATおよびMaxSATインスタンスにおいて、古典的ソルバーよりも量子アニーリング装置が速やかに解を発見できることが示された。
• 2-in-4 MaxSAT制約に対して非正確なペナルティ関数を用いても、特に低重みの解が関連するアンバイアスインスタンスでは良好な性能を発揮した。
• SMTベースのペナルティ生成と動的配置の組み合わせにより、固定配置手法と比較して解の品質が向上し、埋め込みのオーバーヘッドが低減された。
• 古典的ソルバーはアンバイアスMaxSATインスタンスを解くのにより長い時間を要するが、D-Waveハードウェアはそれらに対して優れた性能を示しており、非正確な符号化に対しても頑健であることが示された。
• 将来的に高い接続性を持つハードウェア（例：Pegasusトポロジー）が登場すれば、符号化の効率が著しく向上し、より大きな問題インスタンスの処理が可能になると予想される。