[論文レビュー] Specification of State and Time Constraints for Runtime Verification of Functions

Joshua Heneage Dawes, Giles Reger|arXiv (Cornell University)|Jun 7, 2018

Formal Methods in Verification参考文献 6被引用数 3

ひとこと要約

本稿では、実行時検証のための新しい論理である制御フローテンポラル論理（CFTL）を紹介する。CFTLは、プログラムの制御フローと時系列的仕様を密接に統合する。静的解析のための記号的制御フローダイアグラム（SCFG）を提案し、式ツリーを用いたインストルメンテーション対応のモニタリングを可能にするとともに、式の閉包最適化により実行時検証を効率化し、モニタの複雑さと実行オーバーヘッドを顕著に低減する。

ABSTRACT

Techniques for runtime verification often utilise specification languages that are (i) reasonably expressive, and (ii) relatively abstract (i.e. they operate on a level of abstraction that separates them from the system being monitored). Inspired by the problem of monitoring systems involved in processing data generated by the high energy physics experiments at CERN, this report proposes a specification language, Control Flow Temporal Logic (CFTL), whose distinguishing characteristic is its tight coupling with the control flow of the programs for which it is used to write specifications. This coupling leads to a departure from the typically high level of abstraction used by most temporal logics. The remaining contributions are a static-analysis based instrumentation process, which is specific to CFTL and its formulas' structure, and a monitoring algorithm. The report concludes with analyses of CFTL and its monitoring algorithm when applied to a number of example programs.

研究の動機と目的

• プログラムの制御フローと時系列的仕様を密接に結びつける形式論理を構築し、正確な実行時検証を実現すること。
• 複雑なリアルタイムシステムにおける状態と時間の制約を扱う既存の仕様論理の限界を克服すること。
• 到達可能性を保ちつつ、複数量化された時系列的式の効率的監視を可能にするインストルメンテーション戦略を設計すること。
• 式ツリーの再書き換えと閉包に基づく最適化を用いて、実世界への導入に適したコンパクトで効率的なモニタを合成すること。

提案手法

• 関数の静的で到達可能性を保つモデルとして、記号的制御フローダイアグラム（SCFG）を提案する。
• 将来時刻演算子と記号的状態への量化を備えた制御フローテンポラル論理（CFTL）を定義し、状態と時間の制約を表現する。
• 実行時評価のための論理式を表現するため、CFTLの意味論を拡張した式ツリーを導入する。
• 部分式の関係を事前に計算することで実行時評価コストを低減する、式の閉包マップ最適化を採用する。
• SCFGの構造と重要な変数集合に基づき、CFTL式をコードレベルのチェックにマッピングするインストルメンテーション戦略を設計する。
• 動的解決を伴う式ツリーの再帰的走査を用いて、複雑な Büchi 自動機を構築せずにオンラインで式を監視する。

実験結果

リサーチクエスチョン

• RQ1 プログラム実行における制御フローと時系列的制約をネイティブに表現できる仕様論理はどのように設計できるか？
• RQ2 実行時検証における状態と時間的性質の正確なインストルメンテーションを可能にする静的プログラム表現は何か？
• RQ3 部分式の数が多数となる時系列的式を、モニタサイズの爆発を防いで効率的に監視するにはどうすればよいか？
• RQ4 正しさを保ちつつ、実行時監視コストを低減する最適化技術は何か？
• RQ5 制御フローダイアグラムに含まれる到達可能性情報は、インストルメンテーション配置をどのように支援できるか？

主な発見

• 提案されたCFTL論理は、制御フローと密接に結合されることで、既存の論理に見られる抽象化のギャップを克服し、状態と時間の制約を正確に仕様化可能である。
• 記号的制御フローダイアグラム（SCFG）は到達可能性を保ち、従来の制御フローダイアグラムとは異なり、正確なインストルメンテーション計画を可能にする。
• 閉包マップ最適化を用いた式ツリーの再書き換えにより、複雑な Büchi 自動機の構築を回避し、実行時評価を効率化できる。
• インストルメンテーション戦略により、必要な実行時チェックのみが挿入され、パフォーマンスへのオーバーヘッドが最小限に抑えられる。
• 部分式の積としてモデル化することにより、複数量化された式の監視が可能となり、スケーラブルな評価が実現される。
• パフォーマンス評価では、特に早期の閉包に基づく単純化によって、式の爆発が顕著に低減され、効率的な監視が達成されている。