[논문 리뷰] A short introduction to program algebra with instructions for Boolean registers

J. A. Bergstra, C.A. Middelburg|arXiv (Cornell University)|2018. 08. 13.

Formal Methods in Verification참고 문헌 19인용 수 11

한 줄 요약

이 논문은 부울 레지스터 명령어로 구성된 프로그램 대수와 스레드 대수를 위한 단순화되고 파rameterized된 대수적 프레임워크를 제안한다. 이는 비트 스트링 위에서 부분 함수를 계산하는 방법을 형식화하며, 보조 부울 레지스터가 프로그램 크기를 줄일 수 있음을 보여주고, 형식적이고 대수적인 환경에서 알고리즘 효율성과 동치성 분석의 기반을 마련한다.

ABSTRACT

A parameterized algebraic theory of instruction sequences, objects that represent the behaviours produced by instruction sequences under execution, and objects that represent the behaviours exhibited by the components of the execution environment of instruction sequences is the basis of a line of research in which issues relating to a wide variety of subjects from computer science have been rigorously investigated thinking in terms of instruction sequences. In various papers that belong to this line of research, use is made of an instantiation of this theory in which the basic instructions are instructions to read out and alter the content of Boolean registers and the components of the execution environment are Boolean registers. In this paper, we give a simplified presentation of the most general such instantiated theory.

연구 동기 및 목표

• 부울 레지스터 명령어로 인스턴스화된 프로그램 대수와 스레드 대수의 단순화되고 집중적인 표현을 제공하는 것.
• 명령어 시퀀스가 부울 레지스터에 작용하여 계산을 수행하는 개념을 형식화하여 알고리즘 행동의 정밀한 분석을 가능하게 하는 것.
• 보조 레지스터를 통한 프로그램 크기 감소와 명령어 시퀀스의 계산적 동치성 분석을 위한 기반을 마련하는 것.
• 형식적 대수적 환경에서 알고리즘 복잡성과 정확성에 대한 엄밀한 조사를 지원하는 것.
• 명령어 시퀀스가 주어진 부분 함수를 비트 스트링에서 비트 스트링으로 계산하는 조건을 정밀하게 형식화하는 것.

제안 방법

• PGA(프로그램 대수)를 사용하여 명령어 시퀀스를 한 번 실행되고 폐기되는 기본 명령어의 순서로 모델링한다.
• 기본 스레드 대수를 사용하여 명령어 시퀀스 실행 중에 생성되는 행동을 모델링한다.
• PGA와 스레드 대수의 조합을 확장하여 명령어 시퀀스와 부울 레지스터 간의 상호작용을 서비스로서 모델링한다.
• 다중 레지스터와 그 상호작용을 형식화하기 위해 부울 레지스터 집합의 대수적 이론을 도입한다.
• 고정된 레지스터 역할을 사용하여, 도메인에 속하는 모든 입력에 대해 정확한 출력을 생성하는 명령어 시퀀스가 부분 함수를 계산한다고 정의한다.
• 알고리즘적 및 계산적 동치성 관계를 활용하여 명령어 시퀀스를 비교하고 그 구조적·행동적 성질을 분석한다.

실험 결과

연구 질문

• RQ1 프로그램 대수와 스레드 대수를 부울 레지스터의 맥락에서 사용하여 명령어 시퀀스를 어떻게 형식적으로 정의하고 분석할 수 있는가?
• RQ2 명령어 시퀀스가 비트 스트링 위에서 주어진 부분 함수를 정확히 계산하기 위해 충족해야 할 조건은 무엇인가?
• RQ3 보조 부울 레지스터는 특정 계산에 대해 명령어 시퀀스의 크기를 어느 정도 줄일 수 있는가?
• RQ4 알고리즘적 동치성과 계산적 동치성 관계는 두 명령어 시퀀스가 동일한 알고리즘을 표현한다는 개념을 어떻게 다르게 포착하는가?
• RQ5 비트 스트링 길이 n에 대해, 비제로성 함수를 계산하기 위해 필요한 최소 명령어 시퀀스 길이는 얼마인가?

주요 결과

• 보조 부울 레지스터에 접근할 수 있는 명령어 시퀀스는 보조 레지스터가 없는 경우보다 비트 스트링 길이 n에서의 패리티 함수 계산을 더 짧은 시퀀스로 수행할 수 있다.
• 카라츠바 곱셈 알고리즘의 경우, 비트 스트링 길이가 256를 초과할 때에만 장 곱셈 시퀀스보다 짧은 명령어 시퀀스로 표현된다.
• 역으로 점프 명령어가 존재할 경우, 비트 스트링 길이가 2를 초과할 때, 표준 및 카라츠바 방식보다 장 곱셈 알고리즘을 더 짧은 명령어 시퀀스로 표현할 수 있다.
• n비트 스트링에서 비제로성 함수를 계산하는 데 명령어 시퀀스가 필요한지 여부를 결정하는 문제는, 명령어 시퀀스 길이가 가능한 최소 길이에 가까울 때에만 효율적으로 해결할 수 있다.
• 계산적 동치성 관계는 알고리즘적 동치성 관계보다 더 넓은 범위를 포함한다. 즉, 두 시퀀스가 동일한 함수를 계산할 수 있지만 서로 다른 알고리즘을 표현할 수 있다.
• 형식적 프레임워크는 프로그램 크기와 정확성의 정밀한 분석을 가능하게 하며, 보조 데이터 저장소가 명령어 시퀀스 모델에서 프로그램 크기를 크게 줄일 수 있음을 뒷받침한다.