[논문 리뷰] Design of High Performance MIPS Cryptography Processor Based on T-DES Algorithm

Kirat Pal Singh, Shivani Parmar|arXiv (Cornell University)|2015. 03. 08.

Coding theory and cryptography참고 문헌 2인용 수 161

한 줄 요약

이 논문은 트리플 디피-헬먼 암호화 및 복호화를 위한 고성능 MIPS 기반 암호 처리기를 제안하며, 209MHz에서 동작하는 파ip라이닝 아키텍처를 특징으로 한다. 32비트 커스텀 명령어(LKLW, LKUW, CRYPT)를 도입하여 암호 연산을 가속화하고, 40nm 기술을 사용하여 Xilinx Virtex-6 FPGA에 구현하여 하드웨어에서 높은 처리량과 낮은 지연을 달성한다.

ABSTRACT

The paper describes the design of high performance MIPS Cryptography processor based on triple data encryption standard. The organization of pipeline stages in such a way that pipeline can be clocked at high frequency. Encryption and Decryption blocks of triple data encryption standard (T-DES) crypto system and dependency among themselves are explained in detail with the help of block diagram. In order to increase the processor functionality and performance, especially for security applications we include three new 32-bit instructions LKLW, LKUW and CRYPT. The design has been synthesized at 40nm process technology targeting using Xilinx Virtex-6 device. The overall MIPS Crypto processor works at 209MHz.

연구 동기 및 목표

• 트리플 디피-헬먼 암호 연산에 최적화된 고성능 MIPS 프로세서를 설계하기 위해.
• 암호화 및 복호화 워크로드에서 처리량을 향상시키고 지연을 감소시키기 위해.
• 암호 데이터 처리를 가속화하기 위해 전용 명령어(LKLW, LKUW, CRYPT)를 통합하기 위해.
• 최적화된 파이pline 단계 구성으로 고주파수 동작을 달성하기 위해.
• 40nm 기술을 사용하여 Xilinx Virtex-6 FPGA에 설계를 구현하고 검증하기 위해.

제안 방법

• 프로세서는 209MHz에서 고주파수 동작을 가능하게 하기 위해 균형 잡힌 스테이지로 구성된 파이프라인 아키텍처를 사용한다.
• T-DES 암호화 및 복호화를 위한 전용 하드웨어 블록을 통합하고, 스테이지 간 의존성을 명시적으로 처리한다.
• 데이터 로딩 및 암호 변환을 가속화하기 위해 MIPS 명령어 세트에 새로운 32비트 명령어(LKLW, LKUW, CRYPT)를 추가한다.
• 프로세서는 Xilinx Virtex-6 FPGA 디바이스를 대상으로 40nm CMOS 기술을 사용해 합성된다.
• 블록 다이어그램을 통해 암호화 및 복호화 유닛 간의 데이터 경로와 제어 흐름을 시각화하며, 데이터 의존성과 동기화를 강조한다.
• 크리티컬 패스 지연을 최소화하기 위해 파이프라인을 최적화하여 고주파수 동작과 향상된 처리량을 달성한다.

실험 결과

연구 질문

• RQ1 어떻게 MIPS 프로세서를 설계하여 T-DES 암호화 및 복호화에서 고성능을 달성할 수 있는가?
• RQ2 RISC 프로세서에서 암호 워크로드를 가속화하기 위해 가장 효과적인 커스텀 명령어는 무엇인가?
• RQ3 파이프라인 최적화는 하드웨어 최적화된 암호 처리기에서 주파수와 처리량에 어떤 영향을 미치는가?
• RQ4 40nm CMOS 기술을 사용하여 FPGA에 구현했을 때 T-DES 프로세서의 성능은 어느 정도 달성 가능한가?
• RQ5 프로세서 파이프라인에서 암호화 및 복호화 스테이지 간의 데이터 의존성은 어떻게 관리되는가?

주요 결과

• 40nm 기술을 사용하여 Xilinx Virtex-6 FPGA에 합성했을 때 프로세서는 최대 209MHz의 클럭 주파수를 달성한다.
• LKLW, LKUW, CRYPT 커스텀 명령어의 통합으로 암호 워크로드에 대한 성능 향상이 뚜렷하게 향상된다.
• 크리티컬 패스 지연을 최소화함으로써 파이프라인 아키텍처가 고주파수 동작을 가능하게 하도록 성공적으로 최적화되었다.
• 구조적인 파이프라인 제어를 통해 암호화 및 복호화 유닛 간의 데이터 의존성을 효과적으로 처리하는 것이 입증되었다.
• 보안이 중요한 응용 분야에서 T-DES 연산에 높은 처리량이 요구되는 경우 기능적이고 효율적인 프로세서로 검증되었다.
• 구현 결과는 이전 논문들(arXiv:1306.1916 및 arXiv:1503.02304)과 상당한 텍스트 중복을 보이며, 점진적인 개선에 가깝다는 점이 확인되었다.