[논문 리뷰] High-threshold and low-overhead fault-tolerant quantum memory

Sergey Bravyi, Andrew W. Cross외 4명|arXiv (Cornell University)|2023. 08. 15.

Quantum Computing Algorithms and Architecture참고 문헌 65인용 수 13

한 줄 요약

이 논문은 고률 LDPC 준순환(quasi-cyclic) 코드를 사용한 엔드-투-엔드 오류 허용 양자 기억 프로토콜을 제시하며, 회로 기반 임계값이 약 0.8%에 근접하고 표면 코드에 비해 인코딩 효율이 크게 높다.

ABSTRACT

Quantum error correction becomes a practical possibility only if the physical error rate is below a threshold value that depends on a particular quantum code, syndrome measurement circuit, and decoding algorithm. Here we present an end-to-end quantum error correction protocol that implements fault-tolerant memory based on a family of LDPC codes with a high encoding rate that achieves an error threshold of $0.8\%$ for the standard circuit-based noise model. This is on par with the surface code which has remained an uncontested leader in terms of its high error threshold for nearly 20 years. The full syndrome measurement cycle for a length-$n$ code in our family requires $n$ ancillary qubits and a depth-7 circuit composed of nearest-neighbor CNOT gates. The required qubit connectivity is a degree-6 graph that consists of two edge-disjoint planar subgraphs. As a concrete example, we show that 12 logical qubits can be preserved for nearly one million syndrome cycles using 288 physical qubits in total, assuming the physical error rate of $0.1\%$. We argue that achieving the same level of error suppression on 12 logical qubits with the surface code would require nearly 3000 physical qubits. Our findings bring demonstrations of a low-overhead fault-tolerant quantum memory within the reach of near-term quantum processors.

연구 동기 및 목표

• 높은 내고장 임계값을 유지하면서 qubit 오버헤드를 줄여 실용적인 양자 오류 수정의 동기를 부여한다.
• 근접-단일초전도 아키텍처에 적합한 높은 인코딩 속도와 거리 d를 갖는 LDPC 코드 계열을 식별한다.
• degree-6 Tanner 그래프와 두께-2 연결성에 호환되는 저깊이 시그너지 측정 회로를 개발한다.
• 로드-스토어 및 큐비트 판독 연산을 포함한 내고장 기억 기능을 시연한다.
• LDPC 코드에 대한 회로 기반 노이즈 모델에서 작동할 수 있는 디코딩 프레임워크를 제공한다.

제안 방법

• 길이 n=2ℓm인 quasi-cyclic LDPC 코드 QC(A,B)와 CSS형 체크 행렬 H^X=[A|B], H^Z=[B^T|A^T]를 정의한다.
• QC(A,B) 코드가 매개변수 [[n,k,d]]를 가지며 k=2·dim(ker(A)∩ker(B))이고 d는 ker(H^X)∖rs(H^Z)로 결정된다는 것을 보인다.
• Tanner 그래프 G의 두께 θ≤2를 보이고, 이것이 하드웨어 레이아웃에 적합한 이중 평면 계층(realization)을 가능하게 한다.
• n 보조 큐비퀘로 모든 체크를 측정하는 7레이어 깊이의 시그너지 측정 회로를 기술한다.
• 회로 기반 노이즈 모델에 맞춰 BP-OSD(Belief Propagation with an Ordered Statistics Decoder)을 디코딩에 적용한다.
• 확장된 Tanner 그래프를 통한 Pauli 기저 판독 및 코드 간 논리 측정 등 내고장 메모리 기능을 시연한다.

실험 결과

연구 질문

• RQ1 높은 인코딩 속도를 가진 LDPC 준순환 코드가 표면 코드에 비해 유사한 임계값을 유지하면서 내고장 기억을 제공할 수 있는가?
• RQ2 근접-단일초전도 하드웨어에 이러한 코드를 구현하기 위한 실제 연결성 및 회로 깊이 요구사항은 무엇인가?
• RQ3 회로 기반 노이즈에서 BP-OSD 디코딩이 이러한 LDPC 코드에 대해 얼마나 효과적인가?
• RQ4 현실적인 물리적 오류율에서 긴 시그니지 사이클 동안 다중 논리 큐비트를 어느 정도까지 보존할 수 있는가?
• RQ5 동등한 논리 큐빗 수에 대해 표면 코드와 비교했을 때 필요한 자원(큐비트) 효율은 어느 정도인가?

주요 결과

• 준순환 LDPC 코드는 표면 코드 임계값에 가까운 0.008의 의사 임계값에 근접한다.
• 네트 속도 1/24의 거리-12 코드 [[144,12,12]]는 동일한 논리 큐빗 수에 대해 같은 오류 체계에서 거리-13 표면 코드보다 뛰어난 성능을 보일 수 있다.
• 12 논리 큐빗, 288 물리 큐빗 인스턴스는 물리적 오류율 0.1%에서 1000만 시그너지 사이클 동안 12 논리 큐빗을 보존할 수 있다.
• 표면 코드의 대응 물리 큐빗 수는 상기 범위에서 비슷한 억제를 달성하려면 4000개가 넘는 물리 큐빗이 필요하며, 이는 약 15배의 인코딩 오버헤드 감소를 강조한다.
• 전체 시그너지 측정 사이클은 7층의 CNOT와 차수-6, 두께-2 Tanner 그래프만으로 가능하여 초전도 아키텍처에서의 하드웨어 구현이 실용적이다.
• 회로 기반 노이즈에 적합하도록 수정된 BP-OSD 디코딩은 실용적 오류 억제를 보여주고 이 프레임워크 내에서 코드 거리 추정도 지원한다.