[논문 리뷰] On the Synthesis of Sequential Reversible Circuit

Anindita Banerjee, Anirban Pathak|ArXiv.org|2007. 07. 28.

Quantum Computing Algorithms and Architecture인용 수 7

한 줄 요약

이 논문은 SR, JK, D, T, 마스터슬레이브 D, 마스터슬레이브 JK 플립플롭을 위한 최적화된, 가역적인 순차 회로를 단지 NCT(NOT, CNOT, Toffoli) 게이트만을 사용하여 제안한다. 이전에 비표준 게이트를 사용하여 감소된 게이트 복잡도를 주장한 바는 모두 오류이며, 시간 역전 없이 공간적 피드백을 구현함으로써 이전 연구들보다 낮은 게이트 수와 더 적은 가비지 비트를 달성함을 보여준다.

ABSTRACT

Reversible circuits for SR flip flop, JK flip flop, D flip flop, T flip flop, Master Slave D flip flop and Master Slave JK flip flop have been provided with three different logical approaches. All the circuits have been optimized with the help of existing local optimization algorithms (e.g. template matching, moving rule and deletion rule) and the optimized sequential circuits have been compared with the earlier proposals for the same. It has been shown that the present proposals have lower gate complexities and lower number of garbage bits compared to the earlier proposals. It has also been shown that the advantage in gate count obtained in some of the earlier proposals by introduction of New gates is an extcolor{black}{artifact} and if it is allowed then every circuit block (unless there is a measurement) can be reduced to a single gate. Further, it is shown that a reversible flip flop can be constructed even without a feedback. In this context, some important conceptual issues related to the designing and optimization of sequential reversible circuits have also been addressed.

연구 동기 및 목표

• 가역 순차 회로 설계 시 개념적 및 실용적 과제, 특히 피드백과 게이트 라이브러리 선택 문제를 해결하기 위해.
• 이전의 가역 플립플롭 설계에서의 안정성 부족과 높은 게이트 복잡도 문제를 극복하기 위해.
• 이전 연구에서 비표준 게이트(예: TSG, TKS)를 사용한 것이 잘못된 정보를 제공하며 게이트 수를 인위적으로 감소시키는 데 기여함을 보여주기 위해.
• 비표준 게이트를 사용하지 않고 표준 NCT 게이트만을 사용하여 게이트 수 최적화된 가역 순차 회로 설계 방법론을 체계적으로 개발하기 위해.
• 피드백 없이 리프레시 메커니즘을 사용하여 가역 플립플롭을 구성할 수 있음을 보여주되, 이는 게이트 수 증가를 수반함을 확인하기 위해.

제안 방법

• 직접 합성, 피드백 기반 설계, 리프레시 기반 설계의 세 가지 다른 논리적 접근 방식을 사용하여 가역 플립플롭을 설계한다.
• 게이트 수와 가비지 비트를 최소화하기 위해 국소 최적화 기법—템플릿 매칭, 이동 규칙, 삭제 규칙—를 적용한다.
• 표준화된 게이트 라이브러리(NCT)를 사용하며, Toffoli 게이트의 복잡도는 분해 시 CNOT 및 단일 큐비트 게이트로 구성된 것으로 5로 계산하여 공정한 비교를 보장한다.
• 공간적 피드백 루프와 시간적 연쇄 회로 사이의 동치성을 확립함으로써, 피드백에서의 시간 역전 개념의 역설을 해결한다.
• 제안된 회로를 기존 설계와 비교하기 위해 두 가지 표를 사용한다: 하나는 표준 Toffoli 수, 다른 하나는 분해된 Toffoli 수(5게이트)를 기준으로 한다.
• CMOS, NMR, 양자 점, 또는 광학적 실현 방식을 통해 NCT 게이트를 실제로 제작할 수 있음을 고려하여 기술적 실현 가능성을 검증한다.

실험 결과

연구 질문

• RQ1 비표준 또는 '신규' 게이트에 의존하지 않고도 가역 순차 회로를 설계할 수 있는가? 이러한 게이트는 게이트 수를 인위적으로 감소시키는 데 기여한다.
• RQ2 피드백이 시간 역전을 암시하는 것처럼 보일 경우, 가역 회로에서 피드백은 물리적으로 의미 있는가? 그리고 이는 양자 회로의 시간 순서성과 어떻게 조화를 이룰 수 있는가?
• RQ3 표준 유니버설 게이트 라이브러리(NCT 등)만을 사용할 때, 가역 플립플롭의 진정한 게이트 복잡도는 얼마인가?
• RQ4 기능성을 손상시키지 않고 피드백을 리프레시 메커니즘으로 대체할 수 있으며, 이는 게이트 수 증가를 수반하는가?
• RQ5 제안된 설계는 이전 제안 대비 게이트 수와 가비지 비트 수 측면에서 정량적으로 어떻게 비교되는가?

주요 결과

• 제안된 가역 플립플롭 설계는 TSG 및 TKS 게이트를 사용한 모든 이전 연구들보다 낮은 게이트 복잡도와 더 적은 가비지 비트를 달성한다.
• 이전 연구에서 비표준 게이트를 사용한 주장된 장점들은 모두 오류임을 입증하였다. 이러한 게이트들은 어떤 회로도 단일 게이트로 줄일 수 있게 하여 비교에 의미가 없게 한다.
• Toffoli 게이트의 복잡도를 분해된 경우 5로 설정함으로써 일관되고 공정한 비교가 가능하며, 제안된 설계의 우월성은 변화 없이 유지된다.
• 제안된 설계는 기존 JK 플립플롭의 네 개 피드백 루프 대비 두 개의 피드백 루프만을 사용하여 안정성 향상과 복잡도 감소를 달성한다.
• 리프레시 메커니즘을 사용한 피드백 없는 설계는 가능하지만, 게이트 수 증가를 수반하므로 최종 최적화된 회로에서는 채택되지 않았다.
• 제안된 회로는 CMOS, NMR, 양자 점, 또는 광학 기술을 통해 실제로 실현 가능하므로, 고전적 가역 컴퓨팅 아키텍처에 적용 가능하다.