[논문 리뷰] Selected Topics in Asynchronous Automata

Serban E. Vlad|ArXiv.org|2001. 10. 31.

Formal Methods in Verification참고 문헌 7인용 수 3

한 줄 요약

이 논문은 전기적 신호를 {0,1}→R 함수로 표현하고 이의 이론적 기반을 제공하는 비동기 회로에 대한 형식적 모델을 제시한다. 이는 비동기 온톨로지의 해를 구해 안정성, 기본 모드 작동 및 준모듈성을 분석한다. 비동기 온톨로지와 명제 시간 논리 사이의 연결 고리를 수립하여 연속 및 이산 시간에서 의미론을 통합하는 프레임워크를 제공한다.

ABSTRACT

The paper is concerned with defining the electrical signals and their models. The delays are discussed, the asynchronous automata - which are the models of the asynchronous circuits - and the examples of the clock generator and of the R-S latch are given. We write the equations of the asynchronous automata, which combine the pure delay model and the inertial delay model; the simple gate model and the complex gate model; the fixed, bounded and unbounded delay model. We give the solutions of these equations, which are written on R->{0,1} functions, where R is the time set. The connection between the real time and the discrete time is discussed. The stability, the fundamental mode of operation, the combinational automata, the semi-modularity are defined and characterized. Some connections are suggested with the linear time and the branching time temporal logic of the propositions.

연구 동기 및 목표

• 비동기 회로에 대한 형식적 수학적 모델을 개발하기 위해 전기적 신호를 표현하는 {0,1}→R 함수를 기반으로 한다.
• 비동기 온톨로지의 방정정식을 형식화하고 그 해를 분석한다.
• 비동기 시스템에서의 기본 모드 작동 및 안정성을 특성화한다.
• 비동기 온톨로지에서 준모듈성 및 동기 유사 행동을 탐구한다.
• 비동기 온톨로지를 통해 체계 이론과 명제 시간 논리의 의미론을 연결한다.

제안 방법

• 시간에서 {0,1}로의 함수로 전기적 신호를 모델링하고, 연속 및 이산 시간 프레임워크를 사용한다.
• 입력 및 상태 함수를 통해 비동기 온톨로지를 정의하고, 결정성 관계(방정식)를 설정한다.
• 안정성 분석을 적용하여 평형점과 전이 행동을 식별한다.
• 기본 모드 작동을 안정적이고 고장 없는 전이를 위한 조건으로 도입한다.
• 무한 지연 모델을 사용하여 준모듈 전이 및 동기 유사 온톨로지를 정의한다.
• 선형 및 분기 시간 시간 논리를 모두 적용하여 시스템 성질을 기술하고, 연속 및 이산 시간 의미론을 제공한다.

실험 결과

연구 질문

• RQ1 비동기 회로의 전기적 신호는 어떻게 {0,1}→R 함수를 사용하여 형식적으로 모델링할 수 있는가?
• RQ2 비동기 온톨로지에서 안정성과 고장 없는 작동을 보장하는 조건은 무엇인가?
• RQ3 준모듈 전이는 본질적으로 비동기적 시스템에서 어떻게 동기 유사 행동을 가능하게 하는가?
• RQ4 선형 및 분기 시간 시간 논리는 비동기 온톨로지 프레임워크 내에서 어떻게 해석될 수 있는가?
• RQ5 기본 모드 작동과 온톨로지 방정식의 해법 가능성 사이의 관계는 무엇인가?

주요 결과

• 논문은 비동기 온톨로지가 입력 및 상태 함수에서 유도된 방정식 시스템으로 형식적으로 기술될 수 있음을 규명한다.
• 안정성은 입력 변화에 대해 상태 함수가 일정하게 유지되는 평형점으로 특성화된다.
• 기본 모드 작동은 비동기 회로에서 안전하고 고장 없는 전이를 위한 필수 조건으로 확인된다.
• 준모듈 전이를 통해 글로벌 클록이 없더라도 동기 유사 자율 온톨로지를 구성할 수 있다.
• 선형 및 분기 시간 시간 논리의 의미론은 연속 및 이산 시간 모두에서 온톨로지 프레임워크 내에서 형식적으로 정의된다.
• 이 연구는 비동기 온톨로지에 대한 통합된 수학적 이론의 부재를 드러내며, 논리학과 체계 이론의 형식적 통합의 필요성을 제기한다.