[논문 리뷰] Single Spin Logic Implementation of VLSI Adders

Soumitra Shukla, Bahniman Ghosh|arXiv (Cornell University)|2011. 11. 22.

Quantum and electron transport phenomena참고 문헌 11인용 수 3

한 줄 요약

이 논문은 양자점(qds)과 스핀 편극 스캐닝 터널링 현미경(SPSTM) 기반의 단일 스핀 논리(SSL)를 사용하여 VLSI 어adder 회로를 구현하는 것을 제안한다. 이는 거울 어adder가 CMOS 대비 우월성이 없음에도 불구하고, 전송 게이트, 정적 및 동적 맨체스터 캐리 어adder가 복잡도와 qd 수를 크게 감소시켜, 전통적인 트anz이스터 기반 어adder에서 관찰되는 추세와 일치함을 보여준다.

ABSTRACT

Some important VLSI adder circuits are implemented using quantum dots (qd) and Spin Polarized Scanning Tunneling Microscopy (SPSTM) in Single Spin Logic (SSL) paradigm. A simple comparison between these adder circuits shows that the mirror adder implementation in SSL does not carry any advantage over CMOS adder in terms of complexity and number of qds, opposite to the trend observed in their charge-based counterparts. On the contrary, the transmission gate adder, Static and Dynamic Manchester carry gate adders in SSL reduce the complexity and number of qds, in harmony with the trend shown in transistor adders.

연구 동기 및 목표

• 단일 스핀 논리(SSL) 철학을 기반으로 VLSI 어adder 회로를 구현할 수 있는 가능성을 탐색하기 위해.
• 회로 복잡도와 양자점(qd) 수 측면에서 SSL 기반 어adder 설계를 CMOS 대비로 비교하기 위해.
• 특히 전하 기반 대비와 비교할 때, SSL이 어adder 아키텍처의 면적과 복잡도 측면에서 우월성을 제공하는지 평가하기 위해.
• SSL에서 어떤 어adder 구조가 CMOS 대비 개선된 효율성을 달성하는지 파악하기 위해.
• 미래의 저전력 VLSI 시스템을 위한 SSL 기반 어adder의 확장성과 실용성 분석하기 위해.

제안 방법

• 단일 스핀 논리(SSL) 프레임워크 내에서 거울 어adder, 전송 게이트 어adder, 정적/동적 맨체스터 캐리 게이트 어adder와 같은 주요 VLSI 어adder 회로를 설계하고 시뮬레이션하기 위해.
• 양자점(qds)을 스핀 기반 논리 요소로 사용하며, 스핀 상태가 이진 정보(0 또는 1)를 나타내도록 하기 위해.
• 개별 전자의 스핀을 초기화하고, 읽고, 조작하기 위해 스핀 편극 스캐닝 터널링 현미경(SPSTM)을 사용하기 위해.
• qds 간의 스핀 의존 터널링 및 제어된 교환 상호작용을 모델링하여 논리 연산을 수행하기 위해.
• 각 어adder 유형에 대해 필요한 qd 수와 상호연결 수를 세어 회로 복잡도를 정량화하기 위해.
• SSL 어adder와 동등한 CMOS 설계 간의 qd 수와 구조적 복잡도를 비교하기 위해.

실험 결과

연구 질문

• RQ1 단일 스핀 논리(SSL) 철학에서 거울 어adder가 복잡도 또는 qd 수 측면에서 CMOS에 비해 어떤 우월성도 제공하는가?
• RQ2 SSL 기반 전송 게이트 및 맨체스터 캐리 어adder가 그 CMOS 동등물 대비 회로 복잡도를 감소시킬 수 있는가?
• RQ3 트anz이스터 기반 어adder에서 관찰된 복잡도 감소 추세가 스핀 기반 SSL 어adder에도 동일하게 적용되는가?
• RQ4 스핀 편극 터널링과 양자점 통합이 SSL 어adder의 확장성에 어떤 영향을 미치는가?
• RQ5 어느 SSL 어adder 아키텍처가 논리 기능성, qd 수, 그리고 구조적 단순성 간의 최적의 트레이드오프를 달성하는가?

주요 결과

• SSL의 거울 어adder는 CMOS와 비교해 복잡도나 qd 수 감소를 이룰 수 없으며, 전하 기반 대비에서 관찰되는 추세와 배치된다.
• SSL의 전송 게이트 어adder는 그 CMOS 동등물 대비 더 낮은 회로 복잡도와 더 적은 수의 양자점을 확보한다.
• SSL의 정적 및 동적 맨체스터 캐리 게이트 어adder는 모두 복잡도와 qd 수 감소를 보이며, 트anz이스터 기반 어adder에서 관찰된 추세와 일치한다.
• 이 어adder들의 SSL 구현은 qd 요구량 감소로 인해 확장 가능하고 저전력 VLSI 논리에 대한 잠재력을 보여준다.
• 결과는 스핀 기반 논리가 특히 효율적인 캐리 전파를 갖춘 특정 어adder 아키텍처에서 효율성 향상을 달성할 수 있음을 확인한다.
• 이 연구는 SSL의 모든 어adder 유형이 우월성을 지니는 것은 아니며, 맨체스터 캐리와 같이 효율적인 캐리 논리 구조를 가진 것들만이 뚜렷한 향상을 보임을 규명한다.