[论文解读] Cost Efficient Design of Reversible Adder Circuits for Low Power Applications

Neeraj Kumar Misra, Mukesh Kumar Kushwaha+2 more|arXiv (Cornell University)|Sep 11, 2015

Quantum Computing Algorithms and Architecture参考文献 17被引用 5

一句话总结

本文提出了一种名为 Inventive0 的新型可逆逻辑门，该门可实现4位可逆加法器电路的低成本设计，显著减少门电路数量、垃圾输出和常量输入。该方法在面积、功耗和速度方面优于现有设计，其紧凑的MOS晶体管级实现确保了完全可逆性，并在VLSI应用中实现低功耗损耗。

ABSTRACT

A large amount of research is currently going on in the field of reversible logic, which have low heat dissipation, low power consumption, which is the main factor to apply reversible in digital VLSI circuit design. This paper introduces reversible gate named as Inventive0 gate. The novel gate is synthesis the efficient adder modules with minimum garbage output and gate count. The Inventive0 gate capable of implementing a 4-bit ripple carry adder and carry skip adders.It is presented that Inventive0 gate is much more efficient and optimized approach as compared to their existing design, in terms of gate count, garbage outputs and constant inputs. In addition, some popular available reversible gates are implemented in the MOS transistor design the implementation kept in mind for minimum MOS transistor count and are completely reversible in behavior more precise forward and backward computation. Lesser architectural complexity show that the novel designs are compact, fast as well as low power.

研究动机与目标

• 解决传统可逆逻辑电路中功耗过高和复杂度过高的问题。
• 减少可逆加法器设计中的垃圾输出和门电路数量。
• 开发一种新型可逆门（Inventive0），以实现高效、紧凑且低功耗的加法器电路。
• 在MOS晶体管级设计中实现所提出的门电路，以最小化晶体管数量。
• 为VLSI应用实现更快速、更紧凑且更节能的可逆加法器架构。

提出的方法

• 设计一种新型可逆逻辑门，称为Inventive0，可实现4位超前进位和进位跳过加法器。
• 利用Inventive0门合成高效的加法器模块，以最小化门电路数量和垃圾输出。
• 通过MOS晶体管实现Inventive0门，重点在于最小化晶体管数量。
• 通过确保正向和反向计算完全可逆，实现完全可逆性。
• 从门电路数量、垃圾输出、常量输入和晶体管效率等方面评估设计。
• 与现有可逆门进行比较，以验证在面积、功耗和速度方面的性能提升。

实验结果

研究问题

• RQ1 如何设计出门电路数量和垃圾输出更少的可逆加法器电路？
• RQ2 能否开发一种新型可逆门，以支持高效的4位加法器实现？
• RQ3 Inventive0门对可逆逻辑中功耗和电路复杂度的影响如何？
• RQ4 与现有设计相比，Inventive0门的MOS晶体管级实现方式在晶体管数量和可逆性方面表现如何？
• RQ5 基于Inventive0的设计在多大程度上优于传统的可逆加法器架构？

主要发现

• Inventive0门可实现4位超前进位和进位跳过加法器，且门电路数量和垃圾输出显著减少。
• 所提出的方案实现更低的架构复杂度，从而获得更快、更紧凑的电路。
• Inventive0门的MOS晶体管级实现使用最少数量的晶体管，同时保持完全可逆性。
• 基于Inventive0的加法器电路在功耗效率和面积方面优于现有设计。
• 该方法减少了常量输入和垃圾输出，从而提升了整体电路效率。
• 结果表明，Inventive0门相较于现有可逆门解决方案，是一种更优化且更具成本效益的方法。