[论文解读] Fault-Tolerant One-Bit Addition with the Smallest Interesting Colour Code

Yang Wang, Selwyn Simsek+10 more|arXiv (Cornell University)|Sep 18, 2023

Quantum Computing Algorithms and Architecture参考文献 16被引用 5

一句话总结

该论文在Quantinuum H1-1量子计算机上，利用[[8,3,2]]颜色码实现了容错的一比特加法，通过采用横向非 Clifford 门和低开销态制备，将易出错的两量子比特门减少至36个，实现了约1.1×10⁻³的逻辑错误率，显著低于未编码电路的约9.5×10⁻³，展示了以最小开销实现容错计算的实用路径。

ABSTRACT

Fault-tolerant operations based on stabilizer codes are the state of the art in suppressing error rates in quantum computations. Most such codes do not permit a straightforward implementation of non-Clifford logical operations, which are necessary to define a universal gate set. As a result, implementations of these operations must either use error-correcting codes with more complicated error correction procedures or gate teleportation and magic states, which are prepared at the logical level, increasing overhead to a degree that precludes near-term implementation. In this work, we implement a small quantum algorithm, one-qubit addition, fault-tolerantly on the Quantinuum H1-1 quantum computer, using the [[8,3,2]] colour code. By removing unnecessary error-correction circuits and using low-overhead techniques for fault-tolerant preparation and measurement, we reduce the number of error-prone two-qubit gates and measurements to 36. We observe arithmetic errors with a rate of $\sim 1.1 imes 10^{-3}$ for the fault-tolerant circuit and $\sim 9.5 imes 10^{-3}$ for the unencoded circuit.

研究动机与目标

• 在近期量子硬件上以最小开销实现容错量子算法。
• 解决基于表面码或魔术态 distillation 的传统容错协议开销过高的问题。
• 证明在小型颜色码中使用横向非 Clifford 门可实现高效容错计算。
• 通过省略不必要的纠错装置并结合后选择与低开销态制备，降低逻辑错误率。

提出的方法

• 使用[[8,3,2]]颜色码编码三个逻辑量子比特，实现逻辑 Toffoli（CCZ）门的横向实现。
• 通过逻辑量子比特的置换和单量子比特旋转实现容错的 Clifford 操作。
• 初始采用非容错态制备，随后通过标志式投影测量实现最小 CNOT 开销的逻辑量测。
• 在连续的容错操作之间省略纠错，降低电路深度和易出错门的数量。
• 在逻辑态制备和测量中应用后选择，以抑制错误传播，而无需完整纠错。
• 设计紧凑的量子比特布局，以最小化 CNOT 门数量，并在 Quantinuum H1-1 硬件上实现高效部署。

Figure 12: Teleportation-based logical circuit for performing two Hadamard gates simultaneously. Operations in dashed boxes can be implemented using fault-tolerant subcircuits.

实验结果

研究问题

• RQ1 能否使用小型颜色码以最小开销实现容错量子计算？
• RQ2 在容错操作之间省略纠错装置对逻辑错误率有何影响？
• RQ3 后选择与横向非 Clifford 门是否能减少近期设备中对魔术态 distillation 的依赖？
• RQ4 低开销态制备与测量对小型逻辑码中逻辑错误率的影响如何？
• RQ5 全连接性与紧凑布局是否能提升容错协议中的伪阈值？

主要发现

• 容错的一比特加法电路实现了约1.1×10⁻³的逻辑错误率，显著优于未编码电路的9.5×10⁻³。
• 该实现仅需36个两量子比特门，最大限度减少了易出错操作并降低了电路深度。
• 通过使用横向 CCZ 门，消除了对魔术态 distillation 的需求，相比表面码方法显著降低了开销。
• 在态制备和测量中应用后选择，有效抑制了错误传播，尽管因条件性接受带来了约10%的开销。
• 省略操作间的纠错装置并未损害容错性，表明此类装置在阈值行为中并非总是必需。
• 该协议依赖高保真度传输和单量子比特门，改变了典型错误分布特征，使最易出错的门（CNOT、CCZ）得以容错实现。

Figure 13: Physical circuit corresponding to Fig. 12 , with fault-tolerant subcircuits in dashed boxes.