[논문 리뷰] New designs of reversible sequential devices

Anindita Banerjee, Anirban Pathak|ArXiv.org|2009. 08. 12.

Quantum Computing Algorithms and Architecture참고 문헌 31인용 수 4

한 줄 요약

이 논문은 NCT 게이트 라이브러리를 사용하여 가역 순차 회로를 체계적으로 합성하고 최적화하는 프로토콜을 제안하며, 이전 설계들에 비해 더 낮은 게이트 복잡도, 감소된 가비지 비트, 최소한의 양자 비용, 그리고 적은 피드백 루프를 보여준다. 저자들은 비표준 게이트에서 주장된 이점이 사실은 잡음일 뿐이며, 가역 계산 및 양자 계산 응용 분야에서 더 높은 효율성과 개념적 명확성을 확보한 최적화된 SR, D, JK, T 레지스터를 제안한다.

ABSTRACT

A clear protocol for synthesis of sequential reversible circuits from any particular gate library has been provided. Using that protocol, reversible circuits for SR latch, D latch, JK latch and T latch are designed from NCT gate library. All the circuits have been optimized with the help of existing local optimization algorithms (e.g. template matching, moving rule and deletion rule). It has been shown that the present proposals have lower gate complexities, lower number of garbage bits, lower quantum cost and lower number of feedback loops compared to the earlier proposals. For a fair comparison, the optimized sequential circuits have been compared with the earlier proposals for the same after converting the earlier proposed circuits into equivalent NCT circuits. Further, we have shown that the advantage in gate count obtained in some of the earlier proposals by introduction of New gates is an artifact and if it is allowed then every reversible circuit block can be reduced to a single gate. In this context, some important conceptual issues related to the designing and optimization of sequential reversible circuits have been addressed. A protocol for minimization of quantum cost of reversible circuit has also been proposed here.

연구 동기 및 목표

• 가역 순차 회로에 대한 명확한 합성 프로토콜 부족 문제를 해결하기 위해.
• 특히 피드백과 게이트 라이브러리 선택과 관련된 개념적 문제를 해결하기 위해, 가역 순차 회로의 설계 및 최적화에 있어 개념적 문제를 해결하기 위해.
• 비표준 게이트(예: New gate)에서 주장된 이점이 진정으로 유의미한 향상인지 아니면 일관되지 않은 벤치마크 프레임워크의 산물인지 입증하기 위해.
• 가역 순차 설계에서 양자 비용과 총 회로 비용(gate 수, 가비지 비트, 양자 비용)을 최소화하기 위해.
• 고전적 및 양자 계산 분야에서 사용 가능한 기본 레지스터와 플립플롭의 최적화된 NCT 등가 구현을 제공하기 위해.

제안 방법

• 모든 게이트 라이브러리에서 가역 순차 회로를 합성하기 위한 공식적인 프로토콜을 수립하였으며, 특히 NCT를 보편적 게이트 세트로 중점적으로 다룬다.
• 비-NCT 게이트(예: Fredkin, Toffoli, New gate)는 체계적인 게이트 대체 방법을 사용하여 등가 NCT 회로로 변환된다.
• 게이트 수 감소 및 효율성 향상을 위해 템플릿 매칭, 이동 규칙, 삭제 규칙을 사용한 최적화가 수행된다.
• 대체 후 최적화된 회로는 자원 사용 최소화를 보장하기 위해 재최적화된다.
• 제안된 프로토콜을 사용하여 양자 비용을 계산하고 최소화하며, 총 비용(TC)은 게이트 수, 양자 비용, 가비지 비트의 합으로 계산된다.
• 모든 설계는 공정한 비교를 위해 이전 제안들 역시 등가 NCT 회로로 변환하여 벤치마크된다.

실험 결과

연구 질문

• RQ1 어떤 게이트 라이브러리에서든 가역 순차 회로를 체계적이고 일반화 가능한 프로토콜로 합성하는 방법은 무엇인가?
• RQ2 가역 순차 회로에서 양자 비용을 어떻게 최소화할 수 있으며, 게이트 라이브러리 선택은 이 과정에서 어떤 역할을 하는가?
• RQ3 이전 연구에서 비표준 게이트(예: New gate)를 사용할 경우 주장된 이점은 진정으로 유의미한 향상인지, 아니면 일관되지 않은 벤치마크 프레임워크의 산물인가?
• RQ4 가역 순차 회로에서 피드백 루프 수를 고전적 최소값 이하로 줄일 수 있는가? 이는 회로 복잡도에 어떤 영향을 미치는가?
• RQ5 표준 게이트 라이브러리(NCT 등)를 사용할 경우, 게이트 수, 가비지 비트, 양자 비용 측면에서 가역 순차 회로를 얼마나 최적화할 수 있는가?

주요 결과

• NCT 게이트 라이브러리를 사용한 제안된 SR 레지스터, D 레지스터, JK 레지스터, T 레지스터 설계는 이전 모든 제안들보다 더 낮은 게이트 복잡도를 달성한다.
• 가비지 비트 수와 피드백 루프 수가 크게 감소하였다. 예를 들어, 제안된 설계는 단 1개의 피드백 루프만을 사용하는 반면, 기존의 고전적 JK 플립플롭은 8개, 이전의 가역 설계는 2개의 피드백 루프를 가졌다.
• 제안된 프로토콜을 통해 양자 비용이 최소화되었으며, 공정한 벤치마크 후 모든 이전 연구들보다 총 회로 비용(TC)이 낮았다.
• 이전 연구에서 비-NCT 게이트(예: New gate)를 사용할 경우 주장된 이점은 실제로는 잡음에 불과하며, 이러한 게이트가 허용된다면 어떤 회로도 단일 게이트로 줄일 수 있기 때문이다.
• 제안된 프로토콜은 최적화되고 논리 보존형이며 NCT 등가인 회로를 구축할 수 있게 하여 고전적 가역 계산 및 양자 계산 환경 모두에서 실현 가능하게 한다.
• 결과적으로, 가역 순차 회로가 고전적 비가역 설계를 뛰어넘어 효율성과 안정성 면에서 뛰어나며, SR 레지스터의 불안정 상태까지 제거할 수 있음을 입증하였다.