[논문 리뷰] iEDA: An Open-Source Intelligent Physical Implementation Toolkit and Library

Xingquan Li, Simin Tao외 54명|arXiv (Cornell University)|2023. 08. 03.

Low-power high-performance VLSI design인용 수 5

한 줄 요약

iEDA는 넷리스트에서 GDSII로 이르는 전체 프로세스를 지원하는 오픈소스 종단 간 물리적 구현 툴킷으로, 110nm 및 28nm 공정을 대상으로 합니다. 이는 700K~150만 게이트의 RISC-V 칩 3종의 성공적인 타이포트를 가능하게 하여, 연구 및 산업용 EDA 혁신 플랫폼으로서의 강력함, 확장성, 실현 가능성을 입증합니다.

ABSTRACT

Open-source EDA shows promising potential in unleashing EDA innovation and lowering the cost of chip design. This paper presents an open-source EDA project, iEDA, aiming for building a basic infrastructure for EDA technology evolution and closing the industrial-academic gap in the EDA area. iEDA now covers the whole flow of physical design (including Floorplan, Placement, CTS, Routing, Timing Optimization etc.), and part of the analysis tools (Static Timing Analysis and Power Analysis). To demonstrate the effectiveness of iEDA, we implement and tape out three chips of different scales (from 700k to 1.5M gates) on different process nodes (110nm and 28nm) with iEDA. iEDA is publicly available from the project home page http://ieda.oscc.cc.

연구 동기 및 목표

• 종합적이고 오픈소스인 물리 설계 인프라를 제공함으로써 산업계와 학계 간 격차를 메우기 위해.
• 플로어플래닝, 플레이스먼트, CTS, 루팅, 타이밍 및 파워 최적화를 포함한 전체 물리 설계 플로우를 단일 확장 가능한 프레임워크 내에서 지원하기 위해.
• 오픈소스 도구와 AI 통합을 통해 재현 가능하고 확장 가능하며 고성능의 칩 타이포트를 가능하게 하기 위해.
• 확장 가능한 툴킷, 데이터 모델, AI 준비된 인프라를 제공하는 공동체 기반 플랫폼을 통해 EDA 혁신을 촉진하기 위해.
• 알고리즘 개발, 하드웨어 가속, AI 기반 설계를 위한 통합적이고 모듈화된, 클라우드 기반의 시스템을 제공함으로써 EDA 연구를 진전시키기 위해.

제안 방법

• iEDA는 파일 파서, 데이터베이스 매니저, 평가기, 최적화기, 통합 EDA 워크플로우 관리를 위한 GUI를 포함한 모듈식 소프트웨어 인프라를 통합합니다.
• 설계 데이터를 알고리즘에서 분리하기 위해 계층적 데이터 모델을 사용하여 솔버 및 AI 모델의 즉시 통합을 가능하게 합니다.
• 각 물리 설계 단계(예: 플로어플래닝, 플레이스먼트, 루팅 등)는 특정 데이터 모델에 대해 특정 알고리즘을 호출하는 낮은 결합도의 기능적 연산 집합으로 구현됩니다.
• iFlow는 Python 기반의 플로우 오케스트레이터로서, TCL/파이썬 기반의 도구 명령어를 조합하여 넷리스트에서 GDSII로의 플로우를 자동화하며, Yosys/ABC를 통한 합성 및 상용 시그너처 툴을 통합합니다.
• 시스템은 인크리멘탈 타이밍 분석, 복합 전류원(CC) 지연 모델링, 그리고 겉돌이 및 토글 레이트 전파를 지원하는 벡터 기반 파워 분석을 지원합니다.
• 미래의 확장은 마이크로서비스 기반 분해, 클라우드 네이티브 배포, 그리고 새로운 AI 인프라(AiEDA)를 통한 AI 모델 통합을 포함합니다.

실험 결과

연구 질문

• RQ1 오픈소스 EDA 플랫폼이 전체 물리 설계 플로우에 대해 산업 수준의 신뢰성과 확장성을 달성할 수 있는가?
• RQ2 오픈소스 도구가 다양한 공정 노드에서 복잡한 수백만 게이트의 칩 타이포트를 얼마나 효과적으로 지원할 수 있는가?
• RQ3 모듈식이고 확장 가능한 소프트웨어 아키텍처와 AI 통합이 EDA 도구 개발 및 혁신을 얼마나 향상시킬 수 있는가?
• RQ4 통합적이고 공동체 기반의 EDA 인fra가 학계 및 산업 연구자들이 진입 장벽을 낮추는 데 기여할 수 있는가?
• RQ5 오픈소스이자 접근 가능하고 확장 가능한 인프라를 통해 AI 모델을 EDA 툴체인에 효과적으로 통합할 수 있는가?

주요 결과

• iEDA는 110nm 및 28nm 공정 노드에서 두 대의 11단계, 한 대의 5단계 RISC-V 칩의 타이포트를 성공적으로 수행하여 종단 간 기능을 검증하였습니다.
• 110nm 공정에서 제작된 5단계 RISC-V 칩은 성공적으로 부팅되어 기능 정합성과 iEDA 플로우의 강력함을 확인하였습니다.
• 플로어플래닝, 플레이스먼트, CTS, 루팅, 타이밍 및 파워 최적화, 스태틱 타이밍 분석을 포함한 포괄적인 물리 설계 플로우를 지원합니다.
• iSTA는 인크리멘탈 타이밍 전파, CCS 기반 지연 모델링, 커플링 분석, 그리고 병렬화된 라이브리티 로딩을 지원하는 온칩 변동성 지원을 제공합니다.
• iPA는 겉돌이 및 확률 기반 지연 모델링을 지원하는 벡터리스 및 벡터 기반 파워 분석을 가능하게 하여 정확한 파워 추정을 지원합니다.
• AiEDA 이니셔티브를 통해 향후 AI 통합을 위한 기반을 마련하였으며, 모듈식이고 확장 가능한 프레임워크 내에서 EDA 도구와 AI 모델을 통합하고자 합니다.

Figure 2: Chip design step and iEDA tools.