[논문 리뷰] Reducing Quantum Cost in Reversible Toffoli Circuits

Marek Szyprowski, Paweł Kerntopf|arXiv (Cornell University)|2011. 05. 29.

Quantum Computing Algorithms and Architecture참고 문헌 26인용 수 29

한 줄 요약

이 논문은 최근 개발된 최적의 게이트 수 합성 도구를 활용하여 4비트 가역 Toffoli 회로의 양자 비용(QC)을 감소시키는 방법을 제안한다. 기존 벤치마크 및 출판된 설계에 이 도구를 적용함으로써, 양자 비용을 최대 74%까지 감소시켜, 양자 계산 응용 분야에서 가역 논리 합성의 효율성을 크게 향상시킨다.

ABSTRACT

Recently, reversible circuit synthesis has been intensively studied. One of the problems that has not been solved for a long time was exact minimization of gate count (GC) in 4-bit circuits. Finally, last year a tool of practical usage for finding optimal gate count Toffoli networks for any 4-variable function was developed. However, not much work has been done yet on exact minimization of quantum cost (QC) in 4-bit circuits. This paper presents an application of the above mentioned tool to reducing QC of 4-bit reversible circuits. It is shown that for benchmarks and for designs taken from recent publications it is possible to obtain savings in QC of up to 74% comparing with previously known circuits.

연구 동기 및 목표

• 4비트 가역 Toffoli 회로에서 양자 비용(QC)에 대한 정확한 최소화 기법의 부족을 해결하기 위해.
• 최근 개발된 최적의 게이트 수 합성 도구를 적용하여 실용적인 가역 회로 설계에서 QC를 감소시키기 위해.
• 최근 문헌에서 발표된 실제 벤치마크 및 회로에서 QC 감소의 효과를 평가하기 위해.
• 가역 논리 구현에서 양자 비용 효율성에 있어 뚜렷한 향상을 보여주기 위해.

제안 방법

• 모든 4변수 부울 함수에 대해 최적의 게이트 수 Toffoli 네트워크를 생성할 수 있는 최근에 개발된 도구의 활용.
• 기존의 가역 회로 벤치마크 및 출판된 설계에 이 도구를 적용하여 최소 게이트 수로 재합성하기 위해.
• 게이트 순서와 구조의 최적화를 통해 최소 게이트 수 회로를 저비용의 양자 구현으로 변환하기 위해.
• 이전에 발표된 설계와의 비교를 통해 새로운 회로에서의 양자 비용 절감 효과를 평가하기 위해.
• 표준 벤치마크 및 고유 설계를 포함한 다양한 4비트 가역 회로에서의 양자 비용 감소를 체계적으로 분석하기 위해.

실험 결과

연구 질문

• RQ1 최적의 게이트 수 합성 도구의 적용이 4비트 가역 Toffoli 회로에서 양자 비용에 상당한 감소를 이끌 수 있는가?
• RQ2 이 방법을 사용하여 벤치마크 및 출판된 가역 회로에서 양자 비용을 어느 정도까지 감소시킬 수 있는가?
• RQ3 이 방법으로 합성된 회로의 양자 비용은 이전에 알려진 구현과 비교해 어떻게 되는가?
• RQ4 최적의 게이트 수 합성 기법을 사용할 때 4비트 가역 회로에서 도달할 수 있는 최대 양자 비용 감소율은 얼마인가?

주요 결과

• 제안된 방법은 4비트 가역 Toffoli 설계에 대해 이전에 알려진 회로 대비 최대 74%의 양자 비용 감소를 달성한다.
• 여러 벤치마크 및 출판된 설계에서 일관되게 뚜렷한 양자 비용 절감 효과가 관찰되었다.
• 최적의 게이트 수 합성의 적용은 게이트 수를 증가시키지 않으면서도 양자 비용 효율성에 상당한 향상을 이끌어낸다.
• 결과적으로, 4비트 회로에서 최적의 게이트 수 합성과 결합한 양자 비용 최소화가 가능하고 매우 효과적임을 보여준다.